已知某计算机字长8位 现采用半导体,計算机组成原理第3章习题参考答案.doc

这篇内容涉及计算机组成原理的习题解答,主要讨论了如何利用半导体存储器构建不同规格的存储器系统,包括地址计算、芯片数量确定、地址线选择等问题,涉及到的存储器类型包括DRAM和SRAM等。
摘要由CSDN通过智能技术生成

計算机组成原理第3章习题参考答案

第3章习题参考答案

1、设有一个具有20位地址和32位字长的存储器,问

(1) 该存储器能存储多少字节的信息?

(2) 如果存储器由512K×8位SRAM芯片组成,需要多少片?

(3) 需要多少位地址作芯片选择?

解:

(1) 该存储器能存储:

(2) 需要

(3) 用512K?8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问;(1) 若每个内存条为16M×64位,共需几个内存条?(2) 每个内存条内共有多少DRAM芯片?(3) 主存共需多少DRAM芯片? CPU如何选择各内存条?

解:

(1) 共需内存条

(2) 每个内存条内共有个芯片

(3) 主存共需多少个RAM芯片, 共有4个内存条,故CPU选择内存条用最高两位地址A24和A25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。

3、用16K×8位的DRAM芯片构成64K×32位存储器,要求:

(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS,CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?

解ÿ

组成原理课后答案第三 3. 用168位的DRAM芯片组成64K×32存储器,要求: (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1)组成64K×32存储器需存储芯片数为       N=(64K/16K)×(32/8位)=16(片)      每4片组成16K×32的存储区,有A13-A0作为片内地址,用A15 A14经2:4译码器产生片选信号 ,逻辑框图如下所示:  (2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。     设168位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步     刷新的间隔时间为:                  则两次刷新的最大时间间隔发生的示意图如下    可见,两次刷新的最大时间间隔为tmax      tmax=15.5-0.5=15 (μS)    对全部存储单元刷新一遍所需时间为t R      t R =0.5×128=64  (μS) 6.用32K*8位的EPROM芯片组成128K*16的只读存储器,试问: (1)数据寄存器多少? (2)地址寄存器多少? (3)共需多少个EPROM芯片? (4)画出此存储器组成框图。 解:(1)系统16数据,所以数据寄存器16 (2)系统地址128K=217,所以地址寄存器17 (1) 共需要8片 (2)组成框图如下 8. 存储器容量为64M,字长64,模块数m = 8,分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64,总线周期τ = 10ns .问顺序存储器和交叉存储器的带宽各是多少? 解:信息总量: q = 64 ×8 =512   顺序存储器和交叉存储器读出8个字的时间分别是:    t2 = m T = 8×100ns =8×10 (s)    t1 = T + (m - 1) = 100 + 7×10 = 1.7 ×10 (s)   顺序存储器带宽是:    W2 = q / t2 = 512÷(8×10 )= 64 ×10 (/ S)   交叉存储器带宽是:    W1 = q / t1 = 512÷(1.7 ×10 )= 301 ×10 (/ S) 9. CPU执行一段程序时, cache完成存取的次数为2420次,主存完成存取的次数为80 次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。 解:先求命中率h    h=nc/(nc +nm )=2420÷(2420+80)=0.968   则平均访问时间为ta    ta=0.968×40+(1-0.968) ×240=46.4(ns)    r =240÷40=6   cache/主存系统的效率为e    e=1/[r+(1-r)×0.968]=86.2% 13、一个组相联cache由64个行组成,每组4行,主存储器包含4k个块,每块128个字。求表示内存地址的格式 64行,4行一组,共64/4=16组;主存储器有4K个块,每块128字,共2的19次方个字,所以需要19个地址,因为块长128,所以低7表示内偏移,因为块编号对16取余是组号,所以用4表示对应组号,地址中的最8位无法用cache决定,保留,所以8 4 7 第四 4.指令格式结构如下所示,试分析指令格式及寻址方式特点。 解:指令格式及寻址方式特点如下:   ① 双字长地址指令;   ② 操作码OP可指定 =64条指令;   ③ RS型指令,两个操作数一个在寄存器中(16个寄存器之一),另一个在存储器中;   ④ 有效地址通过变址求得:E=(变址寄存器)± D,变址寄存器可有16个。
本科生期末试卷六 一. 选择题(每小题1分,共10分) 1. 完整的计算机应包括___d___。 A 运算器、存储器、控制器 ; B 外部设备和主机 ; C 主机和实用程序 ; D 配套的硬件设备和软件系统 ; 2. 用64字长(其中1符号)表示定点小数时,所能表示的数值范围是___b___。 A [ 0,264 – 1 ] B [ 0,263 – 1 ] C [ 0,262 – 1 ] D [ 0,263 ] 3. 四片74181ALU和1片74812CLA器件相配合,具有如下进传递功能___b___。 A 行波进 ; B 组内先行进,组间先行进 ; C 组内先行进,组间行波进 ; D 组内行波进,组间先行进 ; 4. 某机字长32,存储容量为 1MB,若按字编址,它的寻址范围是___c___。 A 0—1M B 0—512KB C 0—256K D 0—256KB 5. 某一RAM芯片,其容量为512×8位,除电源和接地端外,该芯片引出线的最小数目应是___d___。 A 23 B 25 C 50 D 19 6.堆栈寻址方式中,设A为通用寄存器,SP为堆栈指示器,MSP为SP指示器的栈顶单元,如果操作的动作是:(A)→MSP ,(SP)- 1 →SP ,那么出栈的动作应是___b___。 A (MSP)→A, (SP) + 1→SP ; B (SP) + 1→SP ,(MSP)→A ; C (SP) - 1→SP ,(MSP)→A ; D (MSP)→A ,(SP) - 1→SP ; 7.指令周期是指___c___。 A CPU从主存取出一条指令的时间 ; B CPU执行一条指令的时间 ; C CPU从主存取出一条指令加上CPU执行这条指令的时间 ; D 时钟周期时间 ; 8.在___a___的微型计算机系统中,外设可和主存贮器单元统一编址 ,因此可以不使用I / O指令。 A 单总线 B 双总线 C 三总线 D 多总线 9.在微型机系统中,外围设备通过___a___与主板的系统总线相连接。 A 适配器 B 设备控制器 C 计数器 D 寄存器 10.CD—ROM光盘的标准播放时间为60分钟。在计算模式1情况下,光盘的存储容量为 ___b___。 A 601MB B 527MB C 630MB D 530MB 二. 填空题(每小题3分,共24分) 1.计算机的硬件包括A.___存储器___,B.___运算器___,C.___控制器___适配器,输入输出部分。 2.按IEEE764标准,一个浮点数由A.___符号___,阶码E ,尾数m 三部分组成。其中阶码E 的值等于指数的B.___基值___加上一个固定C.___偏移量___。 3.存储器的技术指标有A.___存储容量___,B.___存储时间___,C.__存储周期____,存储器带宽。 4.指令操作码字段表征指令的A.___操作___,而地址码字段指示B.__特征与功能___。微小型机多采用 C.___操作数的地址___混合方式的指令格式。 5. CPU中至少有如下六类寄存器,除了A.___指令___寄存器,B.____程序__计数器,C.___地址___寄存器外,还应有通用寄存器,状态条件寄存器,数据缓冲寄存器。 6.总线有A.___物理___特性,B.___功能___特性,电气特性,C.___机械___特性。 7.不同的CRT显示标准所支持的最大A.__分辨率___和B.___颜色___数目是C.___不同___的。 8.中断处理需要有中断A.___优先级仲裁___,中断B.___向量___产生,中断C.___控制逻辑___等硬件支持。 三.应用题 1. (11分)设有两个浮点数 N1 = 2j1 × S1 , N2 = 2j2 × S2 ,其中阶码2,阶符1,尾数四,数符一。设 :j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2 求:N1 ×N2 ,写出运算步骤及结果,积的尾数占4,要规格化结果,用原码阵列乘法器求尾数之积。 2. (11分)已知8位机的主存采用半导体存贮器,地址码为18位,若使用4K×4RAM芯片组成该机所允许的最大主存空间,并选用模块条的形式,问: (1) 若每个摸条为32K×8位,共需几个模块条? (2) 每个模块内共有多少片RAM芯片? (3) 主存共需多少RAM芯片?CPU如何选择各模块条? 3. (11分)图B6.1是某SRAM的写入时序,其中R / W 是读 、写命令控制线,当R / W 线为低电平时,存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误,并画出正确的写入时序。 图B6.1 4. (11分)某计算机有如下部件:ALU,移器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0——R3 ,暂存器C和D。 (1) 请将各逻辑部件组成一个数据通路,并标明数据流向。 (2) 画出“ADD R1,(R2)+ ”指令的指令周期流程图,指令功能是 (R1)+((R2))→R1。 ALU 图B6.2 5. (11分)集中式仲裁有几种方式?画出计数器定时查询方式的逻辑结构图,说明其工作原理。 6. (11分)刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕,保留50%带宽用于其他非刷新功能。 (1) 若显示工作方式采用分辨率为1024×768,颜色深度为3B,帧频(刷新速率)为72HZ,计算总带宽。 (2) 为达到这样高的刷存带宽,应采取何种技术措施?
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值