浮点加法器计算机组成原理,计算机组成原理(重修考试复习试题)

6. 若Cache存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为多少？ (假设Cache的平均存取时间为t)

7. 假设某流水线浮点加法器分为5级，若每一级所需时间分别为：6ns, 7ns, 8ns, 9ns, 6ns,则其加速比为多少？最大加速比为多少？

8．采用4级流水线结构，分别完成一条指令的取值、指令译码、取数和运算4个基本操作，每步操作时间依次为60ns、100ns、50ns、70ns，若有一段程序共有20条指令，则得到第一条指令结果需要多少ns？完成该程序段需要多少ns？该指令流水线机器的吞吐率是多少？

四、综合题

1. 用1K×4的2114芯片组成一个8K×8的半导体存储器，并与CPU连接。地址总线A12~A0(低)，双向数据线

，由R/W控制读/写。请设计并画出该存储器的逻辑图，并写出每片芯片的地址范围以及片D7~D0(低)

选逻辑。

2. 设某机器为定长指令字结构，指令长度为12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：

4条三地址指令，8条二地址指令，180条单地址指令。如果二地址指令只有7条，则单地址指令最多可以有多少条？

3. 分别用RZ，NRZ，PE，FM制记录方式记录数据序列1011001，请画出电流波形。

4. 某计算机主要部件如下图所示。

①补充各部件间的主要连接线，并注明数据流动方向。

②写出指令ADD(R1),(R2)+ 的执行过程(含取值过程和确定后继指令地址)。该指令的含义是进行加法操作，源操作数地址和目的操作数地址分别在寄存器R1和R2中，目的操作数寻址方式为自增型寄存器间址。

5. 某机器字长16位，主存容量为64KB，指令为单字长指令，有50种操作码，采用页面、间接和直接寻址方式。

①指令格式如何安排？

②存储器能划分为多少页面？每页多少单元？

③能否再增加其他寻址方式？

6. 一个假象机器的数据通路如下图所示，

试写出加法指令 ADD @R1，R0的执行过程。