根据java代码画状态图,来自8位处理器的verilog代码的状态转换图

最新推荐文章于 2022-09-28 17:02:51 发布
最新推荐文章于 2022-09-28 17:02:51 发布
阅读量468 收藏
点赞数
文章标签： 根据java代码画状态图
这篇博客详细介绍了如何从给定的Verilog代码构建一个状态转换图。代码涉及一个ExecutionUnitControlLogic模块，该模块处理不同操作码如加法、减法、移位等，并通过状态机来控制内存访问、ALU操作和程序计数器更新。状态机有多个状态，根据操作码和条件来决定执行路径，例如，当遇到分支指令时，会检查标志并可能改变程序计数器的值。
摘要由CSDN通过智能技术生成

我正在尝试从下面的verilog代码制作状态转换图，但有一些困难 .

//Execution Unit Control Logic

模块eucl(时钟，op1，op2，op3，数据，操作码，数据输出，p_c，output_pc，en_ram，wram，str，load_ram);

输入[7：0] p_c; // PC的输入值

输入[2：0] op1，op2，op3; //操作数

输入[3：0]操作码;

output [7：0] output_pc; // PC的输出值

输入[7：0]数据;

电线[3：0]标志;

输出reg en_ram，wram，str，load_ram;

reg [7：0]分支;

reg p_c_val，check_branch;

输入时钟;

输出[7：0]数据输出;

reg ld，write，enable_alu，en_Memory;

reg [2：0] addr;

reg [2：0] control_bus;

reg [4：0] state = 5'b00000; //状态机

assign output_pc = check_branch？ branch：p_c p_c_val;

初始

开始

分支= 0;

p_c_val = 0;

check_branch = 0;

load_ram = 0;

STR = 0;

LD = 0;

写= 0;

enable_alu = 0;

en_Memory = 0;

WRAM = 0;

en_ram = 0;

结束

execution_unit EU(.ld(ld),. clock(clock),. write(write),. enable_alu(enable_alu),. en_Memory(en_Memory)， . addr(addr),. indata(data),. outdata(dataout) ，.fn_sel(control_bus),. flag_register(标志));

总是@(posedge clock)

开始

check_branch <= 0;

LD <= 0;

写<= 0;

enable_alu <= 0;

en_Memory <= 0;

p_c_val <= 0;

wram <= 0;

en_ram <= 0;

branch <= data;

load_ram <= 0;

str <= 0;

if(state == 5'b01111)//增加程序计数器的值

开始

状态<= 5'b00000; //重置为零状态

p_c_val <= 1;

结束

else if(state == 5'b11111)//分支

开始

check_branch <= 1;

州<= 5'b00000;

结束

否则if(opcode == 4'b0001)//从op1移动到op2

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1; //启用内存进行读取

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= op2;

en_Memory <= 1;

写<= 1;

州<= 5'b01111; //增加PC

结束

结束

否则if(opcode == 4'b0010)//加载到内存

开始

if(state == 5'b00000)

开始

addr <= op1;

ld <= 1; //加载内存

en_Memory <= 1;

写<= 1;

州<= 5'b01111;

结束

结束

否则如果(操作码== 4'b0011)//添加

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= 3'b000; //将op1写入R0

en_Memory <= 1;

写<= 1;

州<= 5'b00010;

结束

否则if(state == 5'b00010)

开始

addr <= op2;

en_Memory <= 1;

州<= 5'b00011;

结束

否则if(state == 5'b00011)

开始

addr <= 3'b001; //将op2写入R1

en_Memory <= 1;

写<= 1;

州<= 5'b00100;

结束

否则if(state == 5'b00100)

开始

control_bus <= 3'b000;

enable_alu <= 1;

州<= 5'b00101;

结束

否则if(state == 5'b00101)

开始

addr <= 3'b000; //读取存储在R0中的值(标准输出寄存器)

en_Memory <= 1;

州<= 5'b00110;

结束

否则如果(州== 5'b00110)

开始

addr <= op3; //将R0的值写入op3

en_Memory <= 1;

写<= 1;

州<= 5'b01111;

结束

结束

否则if(opcode == 4'b0100)//减去

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= 3'b000;

en_Memory <= 1;

写<= 1;

州<= 5'b00010;

结束

否则if(state == 5'b00010)

开始

addr <= op2;

en_Memory <= 1;

州<= 5'b00011;

结束

否则if(state == 5'b00011)

开始

addr <= 3'b001;

en_Memory <= 1;

写<= 1;

州<= 5'b00100;

结束

否则if(state == 5'b00100)

开始

control_bus <= 3'b001;

enable_alu <= 1;

州<= 5'b00101;

结束

否则if(state == 5'b00101)

开始

addr <= 3'b000;

en_Memory <= 1;

州<= 5'b00110;

结束

否则如果(州== 5'b00110)

开始

addr <= op3;

en_Memory <= 1;

写<= 1;

州<= 5'b01111;

结束

结束

否则如果(操作码== 4'b0101)//和

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= 3'b000;

en_Memory <= 1;

写<= 1;

州<= 5'b00010;

结束

否则if(state == 5'b00010)

开始

addr <= op2;

en_Memory <= 1;

州<= 5'b00011;

结束

否则if(state == 5'b00011)

开始

addr <= 3'b001;

en_Memory <= 1;

写<= 1;

州<= 5'b00100;

结束

否则if(state == 5'b00100)

开始

control_bus <= 3'b010;

enable_alu <= 1;

州<= 5'b00101;

结束

否则if(state == 5'b00101)

开始

addr <= 3'b000;

en_Memory <= 1;

州<= 5'b00110;

结束

否则如果(州== 5'b00110)

开始

addr <= op3;

en_Memory <= 1;

写<= 1;

州<= 5'b01111;

结束

结束

否则如果(操作码== 4'b0110)//或

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= 3'b000;

en_Memory <= 1;

写<= 1;

州<=5'b00010;

结束

否则if(state == 5'b00010)

开始

addr <= op2;

en_Memory <= 1;

州<= 5'b00011;

结束

否则if(state == 5'b00011)

开始

addr <= 3'b001;

en_Memory <= 1;

写<= 1;

州<= 5'b00100;

结束

否则if(state == 5'b00100)

开始

control_bus <= 3'b011;

enable_alu <= 1;

州<= 5'b00101;

结束

否则if(state == 5'b00101)

开始

addr <= 3'b000;

en_Memory <= 1;

州<= 5'b00110;

结束

否则如果(州== 5'b00110)

开始

addr <= op3;

en_Memory <= 1;

写<= 1;

州<= 5'b01111;

结束

结束

否则如果(操作码== 4'b0111)//左移

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= 3'b000;

en_Memory <= 1;

写<= 1;

州<= 5'b00010;

结束

否则if(state == 5'b00010)

开始

control_bus <= 3'b100;

enable_alu <= 1;

州<= 5'b00011;

结束

否则if(state == 5'b00011)

开始

addr <= 3'b000;

en_Memory <= 1;

州<= 5'b00100;

结束

否则if(state == 5'b00100)

开始

addr <= op1;

en_Memory <= 1;

写<= 1;

州<= 5'b01111;

结束

结束

否则如果(操作码== 4'b1000)//右移

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= 3'b000;

en_Memory <= 1;

写<= 1;

州<= 5'b00010;

结束

否则if(state == 5'b00010)

开始

control_bus <= 3'b101;

enable_alu <= 1;

州<= 5'b00011;

结束

否则if(state == 5'b00011)

开始

addr <= 3'b000;

en_Memory <= 1;

州<= 5'b00100;

结束

否则if(state == 5'b00100)

开始

addr <= op1;

en_Memory <= 1;

写<= 1;

州<= 5'b01111;

结束

结束

else if(opcode == 4'b1001)//从内存中存储到RAM中

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

en_ram <= 1;

wram <= 1;

str <= 1; // DATA_OUT

州<= 5'b01111;

结束

结束

否则if(opcode == 4'b1010)//比较标志如果op1> op2

开始

if(state == 5'b00000)

开始

addr <= op1;

en_Memory <= 1;

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

addr <= 3'b000;

en_Memory <= 1;

写<= 1;

州<= 5'b00010;

结束

否则if(state == 5'b00010)

开始

addr <= op2;

en_Memory <= 1;

州<= 5'b00011;

结束

否则if(state == 5'b00011)

开始

addr <= 3'b001;

en_Memory <= 1;

写<= 1;

州<= 5'b00100;

结束

否则if(state == 5'b00100)

开始

control_bus <= 3'b110;

enable_alu <= 1;

州<= 5'b01111;

结束

结束

else if(opcode == 4'b1011)//如果更大则分支

开始

if(state == 5'b00000)

开始

if(flag [1])

州<= 5'b11111; //科

其他

州<= 5'b01111; //不要分支

结束

结束

否则if(opcode == 4'b1100)//如果为零则分支

开始

if(state == 5'b00000)

开始

if(flag [0])

州<= 5'b11111;

其他

州<= 5'b01111;

结束

结束

否则if(操作码== 4'b1101)//分支如果移出位

开始

if(state == 5'b00000)

开始

if(flag [2])

州<= 5'b11111;

其他

州<= 5'b01111;

结束

结束

否则if(opcode == 4'b1110)//从RAM加载到内存

开始

if(state == 5'b00000)

开始

en_ram <= 1;

load_ram <= 1; //从RAM读取

州<= 5'b00001;

结束

否则if(state == 5'b00001)

开始

load_ram <= 1;

addr <= op1;

ld <= 1;

en_Memory <= 1;

写<= 1; //写入内存

州<= 5'b01111;

结束

结束

else if(opcode == 4'b1111)//立即加载到RAM

开始

en_ram <= 1;

wram <= 1;

州<= 5'b01111;

结束

结束

endmodule

蜜桃不吃菠萝
关注
计算机组成原理实验 实验四：多周期CPU实验要求（源代码全）
m0_51456787的博客
01-24 3918
实验四：多周期CPU实验要求源代码 实验类型 本实验为设计型实验。 实验目的 ① 了解指令执行的周期划分。 ② 具有多周期CPU的设计能力。 ③ 熟悉Vivado的设计流程，具备电路的设计仿真和硬件测试能力。 ④ 能编写测试程序，测试多周期CPU的功能。 实验原理 1）多周期CPU实现的指令集 要求在20条MIPS整数指令的基础上，由读者自主增加1条指令，共实现21条指令。请参考附录E，填写多周期CPU新增指令的功能表。 指令名称 指令类型 汇编指令 指令码 源操作数1 源操作数2 源操作数3 目的寄存器
图书推荐|计算机组成与设计（原书第5版） 硬件软件接口 RISC-V
OpenFPGA的博客
11-09 1262
计算机组成与设计（原书第5版） 硬件软件接口 RISC-V这本书是引进过来的，本系列图书广受盛誉，有两位“图灵奖”得主撰写，书的权威性及细致性不言而喻，两位作者的履历也是让我们望而项背：...
编译原理词法分析器实验报告含源代码状态转换图
01-07
编译原理词法分析器实验报告含源代码，还有状态转换图。C语言实现
状态机图 java_UML 状态机图
weixin_36366239的博客
02-25 704
状态机图状态机图对一个单独对象的行为建模，指明对象在它的整个生命周期里，响应不同事件时，执行相关事件的顺序。如下示例， 下列的状态机图显示了门在它的整个生命周期里如何运作。门可以处于以下的三种状态之一： "Opened"打开状态， "Closed"关闭状态，或者"Locked"锁定状态。 它分别响应事件："Open"开门， "Close"关门， "Lock"锁门 和 "Unlock"解锁。 注意：...
java代码画_Java 中简单画图代码
weixin_30249953的博客
02-20 762
package com.njust.JunH.JavaStart; import java.awt.*; import java.awt.geom.*; import javax.swing.*; public class DrawTest { /** * @param args */ public static void main(String[] args) {...
绘图-根据Mouse状态画图
vinep的专栏
11-05 939
m_isUp 保存是否抬起鼠标m_startPoint 保存鼠标起点位置void CDlg_DCTest1::OnLButtonDown(UINT nFlags, CPoint point) { // TODO: Add your message handler code here and/or call default CClientDC dc(this); m_isUp = false; 
状态图绘制工具
04-05
借鉴了JHotDraw源码，开发单层状态图绘制工具， 支持三种遍历方法：CPP(中国邮递员算法)，广度优先算法，简化的广度优先算法 里面有三个后缀为draw的图形
优秀的 Verilog/FPGA开源项目介绍（六）- MIPI
OpenFPGA的博客
11-08 3482
MIPI的协议我就不详细介绍了（可以查看<下面的二维码>），这里和开源方案比较接近的即使FPGA实现MIPI物理层（DPHY）中电气属性相关的几种方案：MIPI DPHY RX...
JavaCard CPU的设计与FPGA实现
挨踢小诸葛 ---一为振兴中国软件产业尽一份微薄之力
07-10 869
1 JavaCard简介　　    智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系统)和EEPROM，能储存信息和图像，具备读/写能力，信息能被加密保护的便携卡。智能卡的最基本标准是 ISO/IEC7816。智能卡在银行、电信等行业得到广泛应用，但在发展过程中也遇到很多问题，主要有：各厂商指令集不统一；编程接口APIs太复杂；开发环境不通用，新卡开发都要熟悉开发环境；系统不兼容
c语言ifb0是否正确的是,EDA技术与Verilog-中国大学mooc-题库零氪
weixin_31460419的博客
05-24 3802
EDA技术概述单元测验-第1章A1、用逻辑门描述一个全加器，是属于那个设计层次：A、晶体管级B、物理级C、门级D、系统级2、module cnt32 ( input clk, output reg[31:0] q ); always @(posedge clk) q = q + 1'b1; endmodule 上述HDL程序是用什么语言写的？A、C++B、JavaC、VerilogD、VHDL3、...
CUML:UML状态图中的C源代码生成器-开源
05-14
Cuml是一个免费的源代码生成器。 它将您的分层状态机（UML Statecharts）转换为简单易读的C代码。
java 线程 状态 图_Java提高——多线程（一）状态图
weixin_36374105的博客
02-21 166
操作系统中的进程和线程的概念进程是指一个内存运行的应用程序，每个进程都有自己独立的一块内存空间，一个进程中可以启动多个线程，比如windows下的一个运行的应用程序.exe就是一个进程。线程是指进程中的一个执行流，一个进程可以运行多个线程。如java.exe就可以运行很多个线程。线程总是属于某个进程，进程中的多个线程共享进程中的内存。操作系统中可以同时执行多个任务，每个任务就是进程；进程可以同时执...
verilog java_系统Verilog仿真与执行
weixin_39828859的博客
02-16 279
Verilog语言水平很低，因此在为FPGA或ASIC设计硬件时，我们有组合逻辑和顺序逻辑 . 任何工具中的断言都是真正用于验证的，概念是高级别的，以便能够获得您想要的硬件 .SystemVerilog不仅适用于仿真，而且使用正确的设计子集将允许RTL和后合成门文件在仿真中匹配 . 编写SystemVerilog设计的方式将决定合成工具生成的内容 . 只有在您隐含它们时才会创建触发器和锁存器 . ...
Verilog4——状态机的原理、结构与设计以及序列检测功能实现
qq_41127727的博客
09-28 2056
本文主要分析理解了状态机的使用场景，工作原理，设计状态机的语言指导原则，设计实现典型三段式状态机；通过四种不同场景下的序列检测（包含无关项、重叠、连续等）的实现，具体理解状态机的工作过程。
java8421码,8421BCD转余3码Verilog HDL的设计(2)
weixin_39849800的博客
03-14 736
接着上节8421BCD转余3码Verilog HDL的设计(1)，分析另一条路径A-C分支(1)在C状态，t1时刻Bin输入的值可能为0或者1：当bin输入0时，进入F状态；当bin输入1时，进入G状态,比特流Bin二进制为t3t2t1t0的可能性如下：C状态(t1时刻，Bin=0),Bout=0C状态(t1时刻，Bin=1)，Bout=1t3t2t1t0T3T2T1T0下一状态为F状态t3t2t...
动态生成java源代码_Java运行时动态生成类实现过程详解
weixin_33958871的博客
02-13 466
最近一个项目中利用规则引擎，提供用户拖拽式的灵活定义规则。这就要求根据数据库数据动态生成对象处理特定规则的逻辑。如果手写不仅每次都要修改代码，还要每次测试发版，而且无法灵活根据用户定义的规则动态处理逻辑。所以想到将公共逻辑写到父类实现，将特定逻辑根据字符串动态生成子类处理。这就可以一劳永逸解决这个问题。那就着手从Java如何根据字符串模板在运行时动态生成对象。Java是一门静态语言，通常，我们需要...
verilog实现状态机
junseven164的博客
05-10 2884
如愿一、使用工具二、要求三、需求分析四、时序切换五、检测10010串六、总结 一、使用工具 Quartus 18.1 二、要求 1、根据以下描述功能用verilog编写一段代码， 并用状态机来实现该功能。 （1）状态机：实现一个测试过程，该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态；用时间来控制该过程，90秒内完成该过程； （2）描述状态跳转时间； （3）编码实现。 2. 画出可以检测10010串的状态图, 并用verilog编程实现之。 三、需
verilog之状态机详细解释（二）
芒果爱火锅的博客
07-14 5647
一、有限状态机设计的一般步骤： 1) 逻辑抽象，得出状态转换图 就是把给出的一个实际逻辑关系表示为时序逻辑函数，可以用状态转换表来描述，也可以用状态转换图来描述。这就需要： • 分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常是取原因（或条件）作为输入变量，取结果作为输出变量。 • 定义输入、输出逻辑状态的含意，并将电路状态顺序编号。 • 按照要求列出电路的状态转换表或画出状...
UML状态图【代码例子】电梯在楼里…
热门推荐
flash胜龙的博客
04-21 1万+
状态图中的基本元素——状态State： State Machine Diagram" TITLE="UML状态图【代码例子】电梯在楼里、发货订单 State Machine Diagram" /> 状态图举例： State Machine Diagram" TITLE="UML状态图【代码例子】电梯在楼里、发货订单 State Machine Diagram" /> 　　最左边的黑圆圈是起始点
怎么根据状态机verilog代码画结构图
最新发布
03-31
要根据状态机verilog代码画结构图，可以按照以下步骤进行： 1. 阅读代码并理解状态机的状态转移逻辑。 2. 根据代码中的状态定义和状态转移条件，画出状态转移图。 3. 在状态转移图的每个状态下，标注对应的输出...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值