2019计算机组成原理及答案,2019计算机组成原理复习题(一)

本文详细介绍了计算机组成原理中的关键概念,包括浮点数的表示范围、总线传输的四个阶段、CPU控制方式、微操作控制信号的决定因素、寻址方式、流水线相关类型、DMA访问主存策略、存储器速度提升方法、中断处理过程以及DMA和CPU的主存访问策略。内容涵盖了数据表示、总线控制、CPU设计、I/O交互等多个核心知识点。
摘要由CSDN通过智能技术生成

《2019计算机组成原理复习题(一)》由会员分享,可在线阅读,更多相关《2019计算机组成原理复习题(一)(3页珍藏版)》请在人人文库网上搜索。

1、一、填空类型题1设浮点数阶码为8位(含1位阶符),尾数为24位(含1位数符),则32位二进制补码浮点规格化数对应的十进制真值范围是:最大正数为 二的127次方乘以(1-2的23次方分之一) ,最小正数为 2的负127次方*2的负23次方 ,最大负数为 -2的127次方*2的23次方分分之一) ,最小负数为 -2的127次方*(1-2的23次方分之一)。 2一个总线传输周期包括 申请分配阶段、 寻址阶段 、 传输阶段 和 结束阶段,四个阶段。 3CPU采用同步控制方式时,控制器使用 机器周期 和 节拍 组成的多极时序系统。 4在组合逻辑控制器中,微操作控制信号由 指令操作码 、 时序 和 状态条。

2、件 决定。可直接寻址的范围是 C ,一次间址的范围是 D 。 5影响流水线断流的三种相关是__结构相关_ 、 数据相关和_控制相关_。6在写操作时,对Cache与主存单元同时修改的方法称作 写直达法 ,若每次只暂时写入Cache,直到替换时才写入主存的方法称作 写回法 。7I/O的编址方式可分为 不统一编址 和 统一编址两大类,前者需有独立的I/O指令,后者可通过 访存 指令和设备交换信息。8变址寻址和基址寻址的区别是:在基址寻址中,基址寄存器提供 基地址 , 指令提供 偏移量 ; 而在变址寻址中,变址寄存器提供 偏移量 ,指令提供 基地址 。9设相对寻址的转移指令占2个字节,第一字节为操作码。

3、,第二字节是位移量(用补码表示),每当CPU从存储器取出一个字节时,即自动完成(pc)+ 1 pc。设当前指令地址为3008H,要求转移到300FH,则该转移指令第二字节的内容应为 05H 。若当前指令地址为300FH,要求转移到3004H,则该转移指令第二字节的内容为 F3H(补码) 。10在DMA方式中,CPU和DMA控制器通常采用三种方法来分时使用主存,它们是 _停止CPU访问主存_、_周期挪用_和_DMA和CPU交替访问主存_。 11动态RAM靠 电容储存电荷 的原理存储信息,因此一般在 2ms 时间内必须刷新一次,刷新与 行 址有关,该地址由 刷新地址计数器 给出。12设 n = 1。

4、6 (不包括符号位),机器完成一次加和移位各需100ns,则原码一位乘最多需3200 ns,补码Booth算法最多需 3300 ns13目前并行进位链有_单重分组_、_双重分组_。14影响流水线性能的因素主要反映在 访问冲击 和 相关问题 两个方面。15在总线的异步通信方式中,通信的双方可以通过 不互锁 、 半互锁 和 全互锁 三种类型联络。16CPU从主存取出一条指令并执行该指令的时间叫 指令周期 ,它通常包含若干个 机器周期 ,而后者又包含若干个 时钟周期 。 二、简单类型题1CPU包括哪几个工作周期?每个工作周期访存的作用是什么。1取址周期是为了取指令2间址周期是为了取有效地址3执行周期。

5、是为了取操作数4中断周期是为了保存程序断点2什么是指令周期、机器周期和时钟周期?三者有何关系? 答:(指令周期是指cpu取出并执行一条指令的所需全部是间,即完成一条指令的时间。机器周期所有指令执行过程中的一个基准时间通常以存储周期作为机器周期。时钟周期是机器主频的倒数,也可以称为节拍,他是控制计算机操作的最小单元。一个只指令周期包括若干机器周期,一个机器周期又包含若干时钟周期。每个指令周期内的机器周期个数可不等,每个机器周期内的时钟周期个数也可不等。)3某机有五个中断源,按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4,现要求优先顺序改为L3,L2,L4,L1,L0,写出各中断源的屏。

6、蔽字中断源 屏 蔽 字L3 10000L2 11000L4 11100L1 11110L0 111114总线通信控制有几种方式,简要说明各自的特点。1同步通信 特点:总线传输周期越短,数据线的位数也多,直接影响总线的数据传输率。2异步通信 特点:允许各模块的速度不一致,给设计这充分的灵活性和选择的余地。3半同步通信 特点:既保留拉同步通信的特点又允许不同速度的模块和谐的工作。4 分离式通信 特点:各模块占总线必须申请,。P665控制器中常采用哪些控制方式,各有何特点?1同步控制即微操作序列由基准时标系统控制,每个操作出现的时间与基准时标一致。2一部控制不存在基准时标信号,微操作的时序是由专用的。

7、应答线路控制,即控制器发生在某个微操作控制信号之后,等待执行部件完成该操作时所发回的“回答”或“终了”信号,再开始下一个微操作。联合控制是同步控制和异步控制的结合体,即大部分微操作在同步控制下进行,而对那些时间难以控制的微操作,例如IO操作,则采用异步控制。6异步通信与同步通信的主要区别是什么,说明通信双方如何联络。同步通信与异步通信主要区别在于前者有公共时钟,总线上的设备按同一时序,统一的传输周期进行信息传输,通信双方按约定好的时序联络。后者没有公共时钟,没有固定的传输周期,采用应答方式通信,集体的联络方式有不互锁,版互锁,全互锁三种。不互锁方式通信双方没有相互制约的关系,版互锁方式通信双方。

8、有简单的制约关系,全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。7除了采用高速芯片外,分别指出存储器、运算器、控制器和I/O 系统各自可采用什么方法提高机器速度,各举一例简要说明。储存器采用多提交叉储存器;运算器采用快速进位链;控制器采用指令流水;IO系统;采用DMA方式8说明一次程序中断的全过程。1保护现场2中断服务3恢复现场4中断返回9在DMA 方式中,CPU 和DMA 接口分时使用主存有几种方法?简要说明之.1 停止cpu访问主存。这种DMA在传送一批数据时,独占主存,CPU放弃啦地址线,数据线和有关控制线的使用权。在一批数据传送完毕后,DMA接口吧总线的控制权交给CPU。

9、。显然,这种方法在DMA传送过程中,CPU基本处于不工作状态或保持原状态。2周期挪用。这种方法CPU按程序的要求访问主存,一旦I/O设备有DMA请求,则由I/O设备挪用一个存储周期。此时CPU可完成自身的操作,但要停止访存。显然这种方法即实现了I/O传送,有较好地发挥了主存和CPU的效率,是一种广泛采用的方法。3DMA与CPU交替访存。这种方法适合于CPU的工作周期比存取的周期长的情况。如CPU的工作周期大于主存周期的二倍,则每个CPU周期的上半个周期专供DMA接口访存,下半个周期专供CPU访存。这种交替访问方式可使DMA传送和CPU工作效率最高,但相应的硬件逻辑更复杂。10.中断隐指令功能。1)保存断点2)暂不允许中断3)引出中断服务程序。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值