计算机组成原理知识点白中英,计算机组成原理重点整理(白中英版) 考试必备

计算机组成原理重点整理(白中英版) 考试必备

一、 浮点存储：1．若浮点数 x 的 754 标准存储格式为(41360000)16，求其浮点数的十进制数值。解：将 16 进制数展开后，可得二制数格式为0 100 00010 011 0110 0000 0000 0000 0000S 阶码(8 位) 尾数(23 位)指数 e=阶码-127=10000010-01111111=00000011=(3)10包括隐藏位 1 的尾数1.M=1.011 0110 0000 0000 0000 0000=1.011011于是有x=(-1)S×1.M×2e=+(1.011011)×23=+1011.011=(11.375)102. 将数(20.59375) 10 转换成 754 标准的 32 位浮点数的二进制存储格式。解:首先分别将整数和分数部分转换成二进制数：20.59375=10100.10011然后移动小数点，使其在第 1，2 位之间 10100.10011=1.010010011×24e=4 于是得到：S=0, E=4+127=131, M=010010011最后得到 32 位浮点数的二进制存储格式为：01000001101001001100000000000000=(41A4C000)163. 假设由 S,E,M 三个域组成的一个 32 位二进制字所表示的非零规格化浮点数 ｘ ,真值表示为(非 IEEE754 标准)： ｘ ＝(－1) s×(1.M)×2E－128问：它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？(1)最大正数0 1111 1111 111 1111 1111 1111 1111 1111ｘ ＝[1＋(1 －2 -23)]×2127(2)最小正数 000 000 000000 000 000 000 000 000 000 00ｘ ＝1.0×2 －128(3)最小负数111 111 111111 111 111 111 111 111 111 11ｘ ＝－[1＋(1 －2 －23 )]×2127(4)最大负数100 000 000000 000 000 000 000 000 000 00ｘ ＝－1.0×2 － 128 4.用源码阵列乘法器、补码阵列乘法器分别计算 xXy。(1)x=11000 y=11111 (2) x=-01011 y=11001(1)原码阵列x = 0.11011, y = -0.11111符号位: x0⊕y 0 = 0⊕1 = 1[x]原 = 11011, [y]原 = 11111[x*y]原 = 1， 11 0100 0101带求补器的补码阵列[x]补 = 0 11011, [y]补 = 1 00001乘积符号位单独运算 0⊕1＝1尾数部分算前求补输出│X│＝11011，│y│＝11111X×Y＝-0.1101000101(2) 原码阵列x = -0.11111, y = -0.11011符号位: x0⊕y 0 = 1⊕1 = 0[x]补 = 11111, [y]补 = 11011[x*y]补 = 0,11010,00101带求补器的补码阵列[x]补 = 1 00001, [y]补 = 1 00101乘积符号位单独运算 1⊕1＝0尾数部分算前求补输出│X│＝11111，│y│＝11011X×Y＝0.11010001015. 计算浮点数 x+y、x-yx = 2-101*(-0.010110), y = 2-100*0.010110[x]浮 = 11011,-0.010110[y]浮 = 11100,0.010110Ex-Ey = 11011+00100 = 11111[x]浮 = 11100,1.110101(0)规格化处理: 0.101100 阶码 11010 x+y= 0.101100*2-6规格化处理: 1.011111 阶码 11100 x-y=-0.100001*2-46. 设过程段 Si 所需的时间为 τ i,缓冲寄存器的延时为 τ l,线性流水线的时钟周期定义为τ＝max{τ i}＋τ l＝τ m＋τ l流水线处理的频率为 f＝1/τ。 一个具有 k 级过程段的流水线处理 n 个任务需要的时钟周期数为 Tk＝k＋(n－1)，所需要的时间为： T＝T k × τ而同时，顺序完成的时间为：T＝n×k×τ k 级线性流水线的加速比：*Ck = TL ＝ n·k Tk k＋(n－1)二、 内部存储器*闪存：高性能、低功耗、高可靠性以及移动性编程操作：实际上是写操作。所有存储元的原始状态均处“1”状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的浮空栅补充电子，从而使存储元改写成“0”状态。如果某存储元仍保持“1”状态，则控制栅就不加正电压。如图(a)表示编程操作时存储元写 0、写 1 的情况。实际上编程时只写 0，不写 1，因为存储元擦除后原始状态全为 1。要写 0，就是要在控制栅 C 上加正电压。一旦存储元被编程，存储的数据可保持 100 年之久而无需外电源。读取操作：控制栅加上正电压。浮空栅上的负电荷量将决定是否可以开启 MOS 晶体管。如果存储元原存 1，可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存 0，可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。当 MOS 晶体管开启导通时，电源 VD 提供从漏极 D 到源极 S 的电流。读出电路检测到有电流，表示存储元中存 1，若读出电路检测到无电流，表示存储元中存 0，如图(b) 所示。擦除操作：所有的存储元中浮空栅上的负电荷要全部洩放出去。为此晶体管源极 S 加上正电压，这与编程操作正好相反，见图 (c)所示。源极 S 上的正电压吸收浮空栅中的电子，从而使全部存储元变成 1 状态。*cache：设存储器容量为 32 字，字长 64 位，模块数 m=4，分别用顺序方式和交叉方式进行组织。存储周期 T=200ns，数据总线宽度为 64 位，总线传送周期=50ns。若连续读出 4 个字，问顺序存储器和交叉存储器的带宽各是多少?解：顺序存储器和交叉存储器连续读出 m=4 个字的信息总量都是：q=64b×4=256b顺序存储器和交叉存储器连续读出 4 个字所需的时间分别是：t2=mT=4×200ns=800ns=8×10-7st1=T+(m-1)=200ns+350ns=350ns=35×10-7s顺序存储器和交叉存储器的带宽分别是：W2=q/t2=256b÷(8×10-7)s=320Mb/sW1=q/t1=256b÷(35×10-7)s=730Mb/s*CPU 执行一段程序时，cache 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知 cache 存取周期为 50ns，主存存取周期为 250ns，求 cache/主存系统的效率和平均访问时间。解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95=83.3%ta=tc/e=50n