宽带DDC matlab,基于DDC和DUC的大带宽DRFM设计与实现

本文介绍了采用DDC和DUC技术的大带宽数字射频存储器(DRFM)设计,通过Matlab仿真和FPGA实现。系统先将雷达信号转换为零中频信号,经多普勒频移后上变频,以模拟不同多普勒效应,最后在FPGA平台上验证了设计的正确性。
摘要由CSDN通过智能技术生成

摘要 介绍了采用DDC和DUC技术实现的大带宽DRFM及其基本原理,并在Matlab中进行了理论仿真,使用QuartusⅡ完成了对整个系统及内部模块的建模,最后在Modelsim中进行了整个系统的功能仿真,为今后DRFM技术的研究提供理论和技术支持。

关键词 数字射频存储器;数字下变频;数字上变频

随着超高速、超大规模集成电路的出现,数字下变频(Digial Down Converter,DDC)技术和数字上变频(Digital Up Converter,DUC)技术得到快速发展,使得DRFM系统的瞬时带宽得以提升,其中,采用正交调制解调技术的DRFM,瞬时的带宽可达到600 MHs以上,基本可覆盖一般雷达信号的带宽,甚至覆盖一般雷达信号的所有工作带宽。由此,使得雷达对抗技术进入一个新的发展空间。

1 大带宽DRFM基本原理基于DDC和DUC技术的大带宽,DRFM的基本原理是:由雷达天线接收战场的雷达信号,将接收到的雷达信号,经过高速的ADC变换器进行采样量化,转变为中频数字信号,然后经过DDC把ADC变换器输出的中频数字信号变为零中频信号,并将其进行快速存储。再将高速ROM中的数据读出,对其进行多普勒(Doppler)频移变换,使得最后输出信号比原信号多—个多普勒频移量,从而使输出信号可以模拟假目标信号的多普勒效应。再将多普勒频移后的信号经过DUC做上变频处理,将零中频信号搬到中频,其中DUC过程的各项参数设置与DDC中的各项参数完全一致,以保证能够完全恢复出中频信号的频带和相位信息,最后将输出的数字中频信号经过DAC变换器恢复为射频模拟信号,并送给发射天线进行发射。基于该原理的DBFM基本结构如图1所示。

8f77e5ba8e7e8bce09e93f427b19c648.png

2 大带宽DRFM信号仿真系统将雷达接收到的射频雷达信号,经过高速A/D变换器采样量化后得到中频数字信号,送入基于多相滤波原理实现的DDC模块,得到基带I、Q两路信号。然后与复信号

de98d3acd9decd45fb5b77922dd40b01.png进行复乘法运算,实现信号的多普勒频移,将得到的信号经过DUC模块处理后上变频为中频信号,再经过DAC输出,从而实现整个DRFM系统的功能。

设输入中频信号fIE对应的模拟信号x(t)=a(t)cos[2πfot+φ(t)]=a(t)cos[2π(f1+f2)t+φ(t)],假设振幅a(t)=1,初相φ(t)=0,中频信号的载波频率f1=750 MHz,基带信号频率f2=50MHz。中频

  • 1
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值