返回路径平面上的间隙_《学习笔记》--高速电路PCB设计要点

随着器件尺寸的减小，器件引脚信号变化沿的速率变得越来越高，以至于SI(Signal Integrity，信号完整性)问题称为高速电路设计中必须面对的主要问题。一般而言，SI与以下几个因素有关：反射、串扰、辐射。反射是由信号传输路径上的阻抗不连续造成的；串扰与信号的间距有关；辐射则与高速器件自身以及PCB设计均有关。

1、PCB设计与信号完整性

1)信号阻抗匹配

信号的阻抗匹配是影响信号完整性最主要的因素。

对于传输线，必须考虑在信号传输路径上阻抗不匹配而带来的反射，信号的反射可利用反射系数

计算：

式中，

--反射点之后的线路阻抗；

--反射点之前的线路阻抗。

注：始端、传输路径、终端阻抗的不匹配，都会造成信号的反射。需尽可能减少反射系数

，即要求

尽可能地等于

。通过在电路上增加元器件以减少

的方法，称为阻抗匹配设计。电路设计中常用的匹配方式有五种：发送端串联匹配、接收端并联匹配、接收端分压匹配、接收端阻容并联匹配、接收端二极