1.Verilog中如果wire连接到常量,而常量没有说明他的位宽,那么将会默认为32位
如:
input [3:0] x ; wire [3:0] a; assign a = 3 + x;
上述代码在综合的时候,会将a扩展成32位进行操作,而事先声明常量位宽将不会出现,如下:
1 input [3:0] x ; 2 wire [3:0] a;
1.Verilog中如果wire连接到常量,而常量没有说明他的位宽,那么将会默认为32位
如:
input [3:0] x ; wire [3:0] a; assign a = 3 + x;
上述代码在综合的时候,会将a扩展成32位进行操作,而事先声明常量位宽将不会出现,如下:
1 input [3:0] x ; 2 wire [3:0] a;