2017.0711.《计算机组成原理》-信息的校验

1.汉明码的组成

对于奇偶校验的认识:在原先的数据上添加一位校验位。初识时,数据位和校验位中的1加起来保证是偶数的,就是偶校验。保证是奇数的就是奇校验。如果是偶校验,但是信息在传输后,1的个数变成了奇数了,那么说明在传输的过程中,信息发生了错误。但具体是1变成了0,还是0变成了1,哪个1变成了0,哪个0变成了1,都无法确定。这就是奇偶校验带来的缺点。

为了缩减出错码位的范围,可以采用分组的奇偶校验。将数据分成两组,插入前后两个检验位。通过观察哪一组出错,就可以判断出错位在前面还是后面,这只能大致确定一个范围。

无论是奇校验还是偶校验,都是针对1的个数来说的。奇偶校验或者汉明码校验都是人为的,按照相应要求构建出来的确定的奇或者偶校验,一旦在传输的过程中出错,那么我们就很容易辨别出来。汉明码是在分组奇偶校验的基础上发展而来的。

2.整个存储器校验过程的复习

A. 说是存储器校验,本质上是对存储编码的校验。

B. 首先要明白的是,编码出错中,一位出错的概率最大,超过90%,其次是两位,三位,位数依次递增。因此,正常说的出错,大多都是指一位出错。第二点要说明的是,如何设置一个高明的合法码组对于编码的校验也是有帮助的。依我的看法的是,程序是由诸多编码构成。如果这些编码都按照汉明编码的方式来编码,再按汉明校验的方法,那么检错和纠错的能力将大大提高。这就说明,合理地设计合法码组对于存储器的校验是有帮助的。

C. 如何构建合理的码组,称为提高存储器校验能力的关键。通过研究例案,发现码组中的最小距离影响着校验能力和纠错能力。

在谈论码组中的最小距离时,同时将它和检错位和纠错位联系在一起,组成一个公式。L-1=D+C,由于本节是以汉明编码为主,所以对L的大小有要求,L最小为3.这就意味着必须要有一位的纠错能力,至少是一位的纠错。以目前的理解来看,书本上并没有铺开来讲,大多以检测两位和纠错一位为主。

D. 汉明编码是一种奇偶,分组,非线性划分的校验。

通过对汉明编码的组成分析,我们来看汉明编码的运作过程。整个汉明编码是两部分,数据位和校验位,不存在什么纠错位。能够纠错一位,而不是存在什么纠错位。

在运作的过程中,我们对原有的编码进行了扩编,添加了校验位。无论是原有的数据位,还是后加的校验位,在传输的过程中,都有可能出错。这里说的出错是指一位出错,当然也可能是不出错。如果用K表示数据位,用N表示校验位,这里的N和K涵盖了所有的位数。通过公式,2的N次方大于等于N+K+1,只要提高K位数据位,自然就可以确定构建几位汉明编码。在大于等于中,有条件的情况下,都会选择等于,每多一位,都是增加负担。

 

转载于:https://www.cnblogs.com/wsw-bk/p/7149492.html

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
本科生期末试卷十三 一、 选择题(每小题1分,共10分) 1. 计算机硬件能直接执行的只有______。 A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言 2. 假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的字符码是______。 A.11001011 B.11010110 C.11000001 D.1100100 3. 运算器的主要功能是进行______。 A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算 4. 某计算机字长16位,它的存贮容量是64K,若按字编址,那么它的寻址范围是______。 A.64K B.32K C.64KB D.32KB 5. 主存贮器和CPU之间增加cache的目的是______。 A.解决CPU和主存之间的速度匹配问题 B.扩大主存贮器的容量 C.扩大CPU中通用寄存器的数量 D.扩大外存的容量 6. 用于对某个寄存器中操作数的寻址方式称为______寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 7. 异步控制常用于______作为其主要控制方式。 A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU中 C硬布线控制器中 D.微程序控制器中 8. 系统总线中地址线的功能是______。 A.选择主存单元地址 B.选择进行信息传输的设备 C.选择外存地址 D.指定主存和I/O设备接口电路的地址 9. 在微型机系统中,外围设备通过______与主板的系统总线相连接。 A.适配器 B.设备控制器 C.计数器 D.寄存器 10.发生中断请求的条件是______。 A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 二、填空题(每小题3分,共15分) 1.表示法主要用于表示A______数的阶码E,以利于比较两个B______数的大 小和C______操作。 2.存储器的技术指标有A______、B______、C______和存储器带宽。 3.寻址方式根据操作数的A______位置不同,多使用B______型和C______型。 4.当今的CPU芯片,除了包括定点运算器和控制器外,还包括A______,B______ 运算器和C______管理等部件。 5. PCI总线采用A______协议和B______仲裁策略,具有C______能力。 三、(10分)已知X=2010×0.11011011,Y=2100×(-0.10101100),求X+Y。 四、(9分)某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0,请 分别按下述两种方式写出C4C3C2C1的逻辑表达式。 (1)串行进位方式 (2)并行进位方式 五、(9分)一台处理机具有如下指令格式:。 6位 2位 3位 3位 OP X 源寄存器 目标寄存器 地址 其格式表明有8个通用寄存器(长度16位),X为指定的寻址模式,主存最大容量为256 K字 1) 假设不用通用寄存器也能直接访问主存的每一个操作数,并假设操作码域OP=6位,请问地址码域应该分配多少位?指令字长度应有多少位? 2) 假设X=11时,指定的那个通用寄存器用作基址寄存器,请提出一个硬件设计规则,使得被指定的通用寄存器能访问1M的主存空间中的每一个单元。 六、(10分)假设某计算机的运算器框图如图B13.1所示,其中ALU为16位的加法器(高电平工作),SA 、SB为16位锁存器,4个通用寄存器由D触发器组成,Q端输出,其读写控制如下表所示: 读控制 写控制 R RA0 RA1 选择 W WA0 WA1 选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不写入 图B13.1 要求:(1)设计微指令格式。 (2)画出ADD,SUB两条微指令程序流程图(不编码)。 七、(9分)CPU响应中断应具备哪些条件?画出中断处理过程流程图。 八、(9分)CPU执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次数为200次。已知cache存取周期为40ns,主存存取周期为160ns。求: 1.Cache 命中率H。 2.Cache/主存系统的访问效率e。 3.平均访问时间Ta。 九、(10分) 1) 简要说明I/O标准接口SCSI的性能特点 2) 若设备优先级依次为CD-ROM,扫描仪、硬盘,画出SCSI接口配置图 十、(9分)用定量分析方法证明交叉存储器带宽大于顺序存储器带宽。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值