本文介绍了SDRAM的布线技巧和规则，强调了建立保持时间、同频同相的重要性。对于高速硬件设计，关键在于防止判决错误和时序错误。SDRAM采用公共时钟同步模式，而DDR内存则采用源同步模式。布线时应注意信号线长度匹配，以确保数据传输的准确性。此外，还提到了时钟同步电路的不同类型，并提供了具体的布线参数，如线宽、间距和电阻的使用。
一：sdram布线技巧
1、不管在外面还是在内部都可以，内外走线都是需要打孔的。只要表层信号紧临地平面就不用怕干扰，但要注意外表面空气介电常数不如隔绝空气的内部稳定，在一些湿度，温差大的地方的设备最好走内部，外部走地层，不过这样成本高。
2、目的是满足建立保持时间，同频同相，采样正确。SDram是公共时钟模式，只关心建立时间，不关心保持时间。这些时间和各段飞行时间，经过个门电路延时，clock skew，jitter，cycle等有关，需要按照公式精确计算。算出各种参数后下规则，让EDA软件辅助设计。选出最长的一根线，不需要计算什么，只要与之等长即可。有些软件能自己算，有些只能自己一段段计算，可以编程让EXCEL表格对某种格式的报告文件自动求和，也算半自动了。应该不是很准。
二：布线规则
对于很多不知所措，找不到切入点的新人，我要告诉大家，其实高速硬件设计
最低0.47元/天 解锁文章
233
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
