JTAG_UART出现乱码orz

2010040916065690.png

在加入了时序约束文件vip_top.sdc就正常了,以下是vip_top.sdc的内容:

 

 
  
1 # **************************************************************
2 # Time Information
3 # **************************************************************
4
5
6
7 set_time_format - unit ns - decimal_places 3
8
9 # **************************************************************
10 # Create Clock
11 # **************************************************************
12
13 create_clock - name {clk125_in} - period 8.000 - waveform { 0.000 4.000 } [get_ports {clk125_in}]
14 #create_clock - name {BITEC_QV_CH1_IN_CLK} - period 37.000 - waveform { 0.000 18.500 } [get_ports {BITEC_QV_CH1_IN_CLK}]

转载于:https://www.cnblogs.com/lsilkworm/archive/2010/04/09/1708406.html

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值