JTAG UART Core

JTAG UART Core

 

1. Overview

具备Avalon总线标准的JTAG UART核给用户提供了一种PC和SOPC系统通讯的方式。在很多设计中，JTAG UART核可以代替RS-232串口来实现PC和SOPC系统之间的通讯，为NIOS应用程序开发者提供了一种便利的调试手段。此核的功能框图如图1-1所示：

图1-1 JTAG UART核的功能框图

2. 在SOPC系统中例化JTAG UART核

用户可以利用SOPC Builder提供的Mega Wizard界面来定制此核的一些特性，下面将介绍各个可用的选项。在大多数情况下，只需保持默认选项即行。

Write FIFO Settings

深度：写FIFO的深度可以是8至32768字节，并且只能是2的幂。值越大，消耗的片上内存资源也越多。默认值为64。

IRQ阈值：写FIFO的IRQ阈值用来控制什么时候产生中断。当JTAG口从写FIFO中读取数据直到FIFO内所剩的字符数达到阈值时，就会产生中断。

用寄存器还是内存块构造：如果打开这个选项，则由逻辑单元来实现FIFO