LVDS信号采集，Pal制模拟视频输出

FPGA设计文档

1、整体设计

1）功能描述

  根据 XJRC18002图像处理方案设计文档要求，本次项目中，主要功能为图像数据、串口数据的交互和简单图像预处理工作。ZYNQ信息交互系统对高速差分数字图像进行采集，并把经DSP算法处理的图像通过复合模拟视频输出。通过RS422总线协议实现与主控系统的通信，包括主控指令的获取、DSP目标跟踪结果的反馈以及系统整体状态的反馈。并且，可由RS232接口与调试仿真系统链接实现DSP图像处理系统的程序升级工作。

2）数据流设计

 

数据流简要描述:

因bram验证输出可行，所以此次设计。数据流从LVDS到MAX9218输入，存到fifo1同步处理后通过srio到DSP。接收从DSP处理过的图像到FPGA，再从bram读出到ADV7179，ADV7179直接输出模拟视频（320*256，50HZ）。

系统上电后，预处理板发送16位的数据到MAX9218，因为每一场上升沿和行上升沿存在同时以及行上升沿可能延迟几个始终周期的问题，就以场下降沿作为基准开始对数据有效计数。

因没有数据有效信号线，故将行场同时有效时作为数据有效。FPGA接收到Max9218发过来的场下降沿时，像素计数器准备计数，当行有效时开始计数，并将预处理板的数据存到fifo中。

设置GPIO管脚。当DSP初始化过后拉高GPIO10时，ZYNQ开始给Dsp发图。

Srio收发机制：选用3.125G、2x的速率跟Dsp进行通信。源ID设置为0x01，目的ID设置为0x08。

目前设置只要判断DSp有数发给Zynq就开始往Adv7179输出图像信息。

主要涉及芯片有ZYNQ7030、Max9218、DSP6657、ADV7179。

2、相关接口

外设	接口	功能	具体说明，端口号，GPIO和作用
DSP6657	Uart	发送各项指令
	Gpio	接受和发送图像指令控制
	Srio	发送图像数据
	Reset	给DSP复位
DDR	DDR2	存储图像信息
Flash	Spi	数据烧写
图像预处理板	LVDS	图像数据
主控板	Uart	指令信息
主控板	模拟视频接口	发送视频图像

 

3、模块设计

3.1模块功能简述

模块名称	输入	输出	功能
In9218	Max9218的参考时钟以及De信号线和16根并行数据线，其中，[15]代表场信号,[14]代表行信号,[13:8]无效，[7:0]代表有效数据位	数据使能信号和八位并行数据线	采集Max9218的数据
Srio_send	Max9218输出的数据，以及Dsp输入的处理后的图像数据。