2.02
数据的表示:
R进制 -> 十进制:按权展开法
十进制 -> R进制:短除法
二进制 -> 八进制:每三位算 10 001 110 => 2 1 6
-> 十六进制:每四位算 1000 1110 => 8 E
2.03
编码:
原码,反码,补码,移码
正数符号位0 负数符号位1
对正数而言,原、反、补码相同,移码是对补码的符号位取反
对负数而言,反码是除符号位外对原码各位取反,补码是对反码末位加1,
移码是对补码的符号位取反
******整数的取值范围******
原码:-(2^(n-1) - 1) ~ 2^(n-1) - 1 -127~127
反码:-(2^(n-1) - 1) ~ 2^(n-1) - 1 -127~127
补码:-2^(n-1) ~ 2^(n-1) – 1 -128~127
2.04
浮点数: N = M * R^e (M:尾数 R:基数 e:指数)
运算:对阶 -> 尾数计算 -> 结果格式化
2.05
计算机的基本硬件系统:运算器、控制器、存储器、输入设备、输出设备
运算器:算术逻辑单元(ALU) 累加寄存器(AC) 数据缓冲寄存器(DR) 状态条件寄存器(PSW)
控制器:程序计数器(PC) 指数寄存器(IR) 指令译码器 时序部件
CPU:运算器和控制器
主机:主存储器和CPU
外设:输入和输出设备
2.06
体系结构Flynn分类法
SISD 单指令流单数据流 单处理器系统
SIMD 单指令流多数据流 阵列处理机
MISD 多指令流单数据流 (理论层次模型)
MIMD 多指令流多数据流 最常见的; 多处理机系统,多计算机系统
2.07
指令系统类型 | 指令 | 寻址方式 | 实现方式 | 其他 |
CISC(复杂) | 数量多,使用频率差别大,可变长格式 | 支持多种 | 微程序控制技术 | 研制周期长 |
RISC(精简) | 数量少,使用频率接近,定长格式,大部分为单周期指令,操作寄存器,只有Load/Store操作内存 | 支持方式少 | 增加了通用寄存器;硬布线逻辑控制为主;适合采用流水线 | 优化编译,有效支持高级语言 |
2.08
流水线:是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。
各种部件同时处理是针对不同指令而言的,它们可同时为多条指令的不同部分进行工作,以提高各部件的利用率和指令的平均执行速度。
一条指令执行过程: -> 取指 -> 分析 -> 执行 ->
流水线计算:
流水线周期:执行时间最长的一段(一条指令的所有步骤中)
流水线执行时间计算公式:1条指令执行时间+(指令条数-1)* 流水线周期 (理论公式)
(执行一条指令的步骤数+指令条数-1)* 流水线周期(实践公式)
流水线吞吐率(TP):是指单位时间内流水线所完成的任务数量或输出的结果数量。
基本公式:
最大吞吐率:
流水线加速比(S):完成同样一批任务,不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比。
根据公式可知,加速比越高越好,说明了使用流水线的产生的效果好坏程度
流水线的效率:指流水线的设备利用率。
在时空图上,流水线的效率E定义为n个任务占用的时空区与k个流水段总的时空区之比。
如上图,T0 = (t+t+t+3t) * 4 k = 4 (指的是s1,s2,s3,s4) Tk = 15t
E = (5t*4)/(4*15t)=1/3
2.12
层次化存储结构
CPU ↔ Cache ↔ 内存(主存) ↔ 外存(辅存)
快 <------------------- 速度 --------------------- 慢
小 <--------------- 存 储 大 小 ------------------ 大
CPU中的寄存器容量小但速度极快
Cache(高速缓存存储器),不是必须的,但是会降低速度,它的数据都来自内存。相联存储器---按内容存取,是速度远高于按地址存储的存储器。
Cache功能:提高CPU数据输入输出的速率,是除寄存器以外的速度最快的存储器
使用Cache改善系统性能的依据是程序的局部性原理
CPU查找数据时会先在Cache中查找,若找到则称为命中,若没有,则去内存中查找,
Cache的访问命中率:读取Cache时能够获取到需要的数据的概率