数字逻辑电路课程设计报告
姓名 姜楠
学号 201126100207
指导教师 贾立新
专业班级 计算机+自动化1101
学 院 计算机学院
提交日期 2013年 6月 6日
一、实验内容
1. 12进制计数器设计。
2. 数字频率计的设计。
二.12进制计数器设计
1.设计要求
用74LS192设计12进制加法计数器,计数值从01~12循环,用7段LED数码管显示计数值。用DEII实验板验证。
2.原理图设计
利用两个74LS192充当计数器的高位和低位,下图中左边的74LS192作为低位,右边的74LS192为高位.两片的输入端A,B,C,D均置数0,0,0,0,左边的74LS192输入频率为1kHZ的信号.
利用74LS47译码器,将传入的十进制信号直接翻译成7段显示码,输出接口接上7段显示管。
利用一个与非门实现十进制。当产生001011时设置清零端口有效
12进制加法计数器原理图如图1所示。
图1 12进制加法计数器原理图
3.操作步骤
.打开QuartusII软件,创建wizard,选择器件为CycloneIIEP2C35F672C8。新建 block Diagram/Schematic File,创建cnt12.bdf文件
. 将元器件74LS192,74LS47,与非门,输入输出引脚从library导入,连好图,修改输入输出引脚的名字。
进行全程编译,无误后启动"Assigment-Pin"菜单,配置引脚的location
分别为PIN-V13,PIN-V14,PIN-AE11,PIN-AD11,PIN-AC12,PIN-AB12,PIN-AF12.
在QuartusII软件选择"Tools"菜单下的"Programmer"命令。在下载之前,要进行硬件配置,在"Hardware Setting"中选择"USB-Blaster",将编程模式选择为"JTAG",并在"Program/Configure"复选框内打勾,便可点击"start"按钮,开始下载。
在FPGA上检验是否为12进制。
三.4位数字频率计设计
1.设计要求
设计4位数字频率计,测频范围0000~9999Hz。用DEII实验板验证。
2.数字频率计的工作原理
当闸门信号(宽度为1s的正脉冲)到来时,闸门开通,被测信号通过闸门送到计数器,计数器开始计数,当闸门信号结束时,计数器停止计数。由于闸门开通时间为1s,计数器的数值就是被测信号频率。为了使测得的频率值准确,在闸门开通之前,计数器必须清零。为了使显示电路稳定的显示频率值,计数器和显示电路之间加了锁存器,当计数器计数截止,将计数值通过锁存信号送到锁存器。
控制电路在时基电路的控制下产生三个信号:闸门信号,锁存信号和清零信号。
图2 数字频率计原理框图