计算机组成原理A W寄存器实验,计算机组成原理实验三.doc

上海大学 计算机学院

评分《计算机组成原理实验》报告3

姓名 学号 教师

时间 地点 机位

运算器实验 实验

一.实验目的

1. 读出系统已有的微指令,并理解其含义。

2. 设计并实现微指令系统。

二.实验原理

1.微指令构造

①译码器:前两次实验的每一项操作都是通过人工设置电键ki的位置——Ki编码,然后给出一个CK脉冲来完成。如果有一个器件能给出对应与每个操作的ki编码,这个器件就可以代替我们来为操作译码——产生控制信号,这个器件就是指令译码器,也叫控制器。

常见的控制器有两种:用组合逻辑电路实现控制信号的逻辑电路结构和用存储器实现控制信号的微程序结构。前者将在《在系统编程技术及应用》课程中学习。这里学习后者。

②微指令:把一个操作的控制总线编码放在一个存储单元中,同时给出调用这个单元的方法(例如:这个单元的地址),则对使用者而言,这个调用方法等价于控制总线编码本身,二者都称为微指令(不同场合具体指向不同或没有区别)。

对于操作:“ACH送入寄存器A” 有ki编码:1111 11110,假定将其存入一个地址为F3H的随意选取的存储器单元中,且可以用“读F3”的方式取出这个内容并送上控制总线,则“读F3”和1111 11110是这个操作的微指令,这两个表达形式等价。

③操作序列的形式化表述: 同理:把操作“BDH送入寄存器W”的ki编码1111 11101存入随意选取的FDH地址单元;操作“A-W”的ki编码1111 00111存入随意选取的B2H地址单元 &#

  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
寄存器实验报告 实验目的 1. 了解寄存器的分类方法,掌握各种寄存器的工作原理; 2. 学习使用Verilog HDL 语言设计两种类型的寄存器。 二、实验设备 PC 微机一台,TD-EDA 实验箱一台,SOPC 开发板一块。 三、实验内容 寄存器中二进制数的位可以用两种方式移入或移出寄存器。第一种方法是以串行的方式 将数据每次移动一位,这种方法称之为串行移位(Serial Shifting),线路较少,但耗费时间较多。第二种方法是以并行的方式将数据同时移动, 这种方法称之为并行移位(Parallel Shifting),线路较为复杂,但是数据传送的速度较快。因此,按照数据进出移位寄存器 的方式,可以将移位寄存器分为四种类型:串行输入串行输出移位寄存器(Serial In- Serial Out)、串行输入并行输出移位寄存器(Serial In- Parallel Out)、并行输入串行输出移位寄存器(Parallel In- Serial Out)、并行输入并行输出移位寄存器(Parallel In-Parallel Out)。 本实验使用Verilog HDL 语言设计一个八位并行输入串行输出右移移位寄存器(Parallel In- Serial Out)和一个八位串行输入并行输出寄存器(Serial In- Parallel Out),分别进行仿真、引脚分配并下载到电路板进行功能验证。 实验步骤 1.并行输入串行输出移位寄存器实验步骤 1). 运行Quartus II 软件,选择File New Project Wizard 菜单,工程名称及顶层文件名称为SHIFT8R,器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片,建立新工程。 2.) 选择File New 菜单,创建Verilog HDL 描述语言设计文件,打开文本编辑器界面。 3.) 在文本编辑器界面中编写Verilog HDL 程序,源程序如下: module SHFIT8R(din,r_st,clk,load,dout); input [7:0]din; input clk,r_st,load; output dout; reg dout; reg [7:0]tmp; always @(posedge clk) if(!r_st) begin dout<=0; end else begin if(load) begin tmp=din; end else begin tmp[6:0]=tmp[7:1]; tmp[7]=0; end dout<=tmp[0]; end endmodule 4). 选择File Save As 菜单, 将创建的VHDL 设计文件保存为工程顶层文件名 SHIFT8R.V。 5). 选择Tools Compiler Tool 菜单,编译源文件。编译无误后建立仿真波形文件SHIFT8R.VWF。选择Tools Simulato r Tool 菜单进行仿真。 时序仿真: 功能仿真: 6). 分析仿真结果,仿真正确后选择Assignments Assignment Editor 菜单,对工程进行引脚分配。分配结果如下表所 "引脚名称 "引脚顺序 "引脚顺序 "引脚名称 " "Din[0] "PIN_175 "Din[6] "PIN_181 " "Din[1] "PIN_176 "Din[7] "PIN_182 " "Din[2] "PIN_177 "load "PIN_194 " "Din[3] "PIN_178 "clk "PIN_28 " "Din[4] "PIN_179 "R_st "PIN_3 " "Din[5] "PIN_180 "dout "PIN_2 " 7). 选择Tools Compiler Tool 菜单,点击"Start"按钮对此工程进行编辑,生成可以配置到FPGA 的SOF 文件。 8). 使用TD-EDA 实验系统及SOPC 开发板,如图3-6-1 所示进行实验接线,将ByteBlaster II 下载电缆插入SOPC 开发板的JTAG 下载接口。仔细检查确保接线无误后打开电源。 9). 在Quartus II 软件中,选择Tools Programmer 菜单,对芯片进行配置。 10). 配置完成后验证移位寄存器的正确性。 2.串行输入并行输出寄存器实验步骤 1). 运行Quartus II 软件,选择File New Project Wizard 菜单,工程名称及顶层文件名称为SHIFT8,器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片,建立新工程。 2). 选择File New 菜单,创建Verilog HDL 描述语言设计文件,打开文本编辑器界面。 3). 在文本

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值