dft滑动检波matlab,一种基于滑动DFT滤波原理的三相软件锁相系统及其锁相方法与流程...

本发明属于电气工程中的锁相环技术领域，更具体地说，涉及一种电网电压严重畸变情况下的锁相环技术。

背景技术：

锁相环(PLL-Phase Locked Loop)是自动相位控制和自动频率控制技术的结合。人们最早从20世纪30年代开始对锁相环进行研究，锁相环的数学理论方面在20世纪30年代初期就己经出现。1930年科学家们建立了同步控制理论的基础，法国工程师Bellescize于1932年发表了锁相环路的同步检波论和数学描述，这是历史上对锁相环路数学描述的第一次公开发表。

锁相环历来是线性电路。第一个锁相环是用分立元件实现的，大约在1965年锁相环成为可以使用的集成电路。这些集成锁相环中的第一个是线性器件(LPLL)，基于半导体技术，类似那个时代的运算放大器。几年后(大约是在1970年)，有了第一个可以使用的数字锁相环(DPLL)。但是其电路中仅仅鉴相器是逻辑电路，其余部分(压控振荡器VCO，环路滤波器)仍然是模拟电路，因此这些锁相环是混合系统。

而到了当今的微控制器和数字信号处理(DSP)时代，用软件实现PLL系统是很自然的想法。一旦用软件实现，PLL的功能就可以用电脑程序来执行。与传统的模拟锁相环相比较，软件锁相环的精度依赖于控制器的运算速度和精度，而现在的微控制器已达到64位且很容易工作在千兆以上的频率区，所以，软件锁相环(SPLL)是当今发展的趋势。

锁相环的发展经历了从模拟锁相环到数字锁相环的历程。模拟锁相环由相位比较器、压控振荡器、相位参考提取电路和控制电路组成。它采用一个模拟乘法器(四象限乘法器)作为鉴相器；环路滤波器用无源或者有源RC滤波器实现，最后利用压控振荡器VCO产生PLL的输出信号。压控振荡器所输出的信号是与所需频率非常接近的同幅信号，然后把它与参考信号(由相位参考提取电路从信号中提取)一同送入鉴相器进行比较，通过比较得到误差，然后用误差来调节控制电路并使压控振荡器的频率向使误差绝对值减小的方向进行连续的变化，最终完成锁相功能，这种类型的PLL被称为“线性PLL”(LPLL)，在接下来的几年里，PLL缓慢而稳定地转移到数字领域。

数字锁相环(DPLL)实际上是一个混合器件，仅仅鉴相器采用数字电路实现，即用一个EXOR门或者一个JK触发器，剩下的模块仍然是模拟电路，直到全数字锁相环(ADPLL)的实现，锁相环才完全由数字模块实现而不含有任何无源元件，如电阻和电容等。

类似滤波器，PLL也可以用软件实现，在这种情况下，PLL的功能不再用一些专业的硬件实现，而是用计算机程序完成，这种PLL称为SPLL。随着微控制器和数字信号处理器(DSP)的快速发展，软件锁相环(SPLL)的发展以及应用也变得非常顺利。软件锁相环的组成包括鉴相器，环路滤波器和压控振荡器。鉴相器将输出信号和输入信号进行比较，并且输出带有交流分量的直流量。然后经过环路滤波器进行滤波，滤除交流分量过后的直流量会进入压控振荡器，经过压控振荡器后输出相位值，如果输出相位大于输入相位，则其会调节调制频率使其跟踪输入相位，直到相同为止。

目前，在三相系统中，最常用的是同步参考坐标系锁相环(Synchronous Reference Frame Phase Locked Loop，SRF-PLL)。该锁相环的基本原理是通过dq