PCI Express

1.1课题研究背景

在目前高速发展的计算机平台上,应用软件的开发越来越依赖于硬件平台,尤其是随着大数据、云计算的提出,人们对计算机在各个领域的性能有更高的需求。日常生活中的视频和图像信息包含大量的数据,对此计算机对这些海量信息的实时处理、高效传输和大容量存储都是今后计算机发展的趋势和目标。

 

总线是由多个部件和设备所共享的,是计算机通信接口的重要技术。为了简化硬件电路设计、简化系统结构,通常用一组线路配置适当的接口电路,与各部件和外围设备连接,这组共用的连接线路称为总线。采用总线结构便于部件和设备的扩充,制定统一的总线协议有利于不同设备之间实现互连,而无需修改当前的驱动程序和应用程序软件。总系按物理位置可分为,片内总线、元器件级总线、系统总线和外部总线。

计算机的硬件系统主要由存储器、运算器、控制器、输入输出设备等部件组成,系统总线是连接这些设备组件的神经网络[1],是中央处理器(Central Processing UnitCPU)与其他部件间数据、地址、控制信息传送的共享通道。按传送的内容系统总线可分为数据总线(Data BusDB)、地址总线(Address BusAB)、控制总线(Control BusCB)。数据总线用于CPU与主存储器和输入输出接口之间传送数据信息,地址总线,控制总线。

 

系统总线主要总要有处理器总线和I/O总线

系统总线技术作为计算机快速发展的基础,其实质是计算机发展的一个缩影。

在计算机技术不断发展的同时,显卡、内存、硬盘等功能部件得到了显著成就,处理器的主频也越来越高。相比之下,I/O总线的发展较为缓慢,大致只经过了ISAVISA,PCIAGPPCI EXPRESS三个阶段。

PCI Express是继前两代总线后的第三代I/O总线,是目前最新的总线和接口标准,已经全面覆盖了PCIAGP插槽,而且还有河大的发展潜力,在兼容PCI关键特性的同时将原来并行总线的实现方式改为串行总线,使共享带宽变为独占带宽。PCI Express 有很多种规格,从PCI Express 1XPCI Express 16X ,能满足现状和将来一定时间内出现的低速设备和高速设备的需求。PCI Express在逻辑上自上而下划分为事务层(TLP)、数据链路层(DLLP)、物理层(PLP,采用分层传输协议和数据包来进行数据的传输。PCI Express是点对点、高速、高性能、单--双共、差动信令链路。

链路:从一个结点到相邻结点的物理线路,PCI Express链路是两个设备之间的物理连接

差动信令:

 

Hard Memory Controller and Hard PHY

硬存储器控制器和硬物理层  

PHY  physical layer 物理层; physical layer interface 物理层接口

 

Intel® Arria® 10 Avalon-MM DMA

Interface for PCIe* Solutions User

Guide

英特尔®阿里亚10®Avalon总线的DMA

PCIe *解决方案的用户界面

指南

Intel美国英特尔公司,以生产CPU芯片著称; intelligence 智力,智能

DMA Interface直接存储存取接口存储票接存取接口

PCIe总线和接口标准(Peripheral Component Interface Express)

 

PCI Express

支持的最大直接存储器存取 (DMA) 量现高达 1 MB,大幅提高了 DMA 数据在读和写方向的传输效率

Arria 10 及所有 28 nm 器件上实现

支持 128 位和 256  Avalon 内存映射 DMA 接口

适合 Arria 10 器件的单根 I/O 虚拟化 (SR-IOV) 可随时投产,以全面量化数据中心的资产利用率。欲了解更多详情,请访问 PCI Express 产品页面并点击 SR-IOV 用户指南。

 

According to the PCI Express protocol, the whole design is mainly divided into the transaction layer and data link layer. 

根据PCI Express的分层协议,整个设计主要分为数据事务层和数据链路层两个部分。

 

 

References/bibliography:

[1] 金松坡. 基于PCI总线的数据采集与存储系统[D]. 南京理工大学, 2009.

[2] 姜琳琳. 高分辨率图像跟踪器中的FPGA设计与实现[D]. 西安电子科技大学, 2009.

[3] 郭友洪. PCI Express交换器端口的设计[D]. 湖南大学, 2009.

汤奥. 基于PCI-E接口数据采集系统FPGA设计与实现[D]. 华中科技大学, 2011.

陈重. PCI总线主设备控制器的FPGA实现[D]. 西安电子科技大学, 2009.

张峰, 李燕斌, ZHANGFeng,. 基于PCI/PCIX总线实现宽带数据高速传输[J]. 电讯技术, 2012, 52(8):1317-1319.

李建兵, 徐向辉. 基于PCI—E总线的高速数据传输卡的设计与实现[J]. 计算机测量与控制, 2011, 19(10):2581-2583.

马鸣锦, 朱剑冰, 何红旗,. PCIPCI-XPCI EXPRESS的原理及体系结构[M]. 清华大学出版社, 2007.

佚名. XILINX推出业界首个可编程EXPRESSCARD解决方案[J]. 集成电路应用, 2006(2):11-11.

Ravi Budruk, Don Anderson, Tom Shanley. PCI Express系统体系结构标准教材[M]. 电子工业出版社, 2005.

龚颖, 段一飞, 王凤琳. PCI EXPRESS的发展和应用趋势[J]. 科技信息:科学教研, 2007(30):84-84.

张森峰. 基于PCI Express的数据传输适配卡设计[D]. 中北大学, 2009.

夏敏. 基于PCI Express接口的高速数据传输系统设计[D]. 北京交通大学, 2011.

孟会, 刘雪峰. PCI Express总线技术分析[J]. 计算机工程, 2006, 32(23):253-255.

林锦棠, 敖发良. PCI Express研究及基于FPGA的实现[J]. 微计算机信息, 2008, 24(29):185-187.

陈炳军. PCI Express数据事务层的设计及验证[D]. 浙江大学, 2006.

沈辉, 张萍. FPGAPCI Express总线接口中的应用[J]. 现代电子技术, 2010, 33(14):109-111.

马萍. 基于PCI Express总线高速数据采集系统的设计与实现[D]. 中国科学院研究生院(空间科学与应用研究中心), 2008.

程海全, 徐抒岩, 胡君. PCI设备配置空间研究[J]. 电子设计工程, 2010, 18(10):1-4.

劳懋元. PCI-Express数据链路层的设计[D]. 浙江大学, 2006.

欧阳干. PCI Express物理层的设计与实现[D]. 国防科学技术大学, 2006.

明幼林. 基于FPGA的网络安全加速卡研究与设计[D]. 武汉科技大学, 2010.

徐天, 何道君, 徐金甫. 基于IP核的PCI Express接口[J]. 计算机工程, 2009, 35(24):239-241.

缪露鹏. PCI Express端点IP核设计[D]. 电子科技大学, 2011.

杨鑫, 徐伟俊, 陈先勇,. Avalon总线最新接口标准综述[J]. 中国集成电路, 2007, 16(11):24-29.

王强. 一种实时图像处理硬件平台的设计与实现[D]. 北京交通大学, 2009.

贾俊. 基于FPGA的串行现场总线的研究与设计[D]. 南京航空航天大学, 2008.

王小华. 医学超声内窥镜系统模拟和数字滤波电路的设计[D]. 天津大学, 2008.

邓环环. 基于FPGA的数字视频系统的研究与设计[D]. 北京工业大学, 2008.

李娜. PCI Express IP核的软硬件协同设计与验证方法研究[D]. 西安石油大学, 2011.

吴继华, 王诚. 设计与验证[M]. 人民邮电出版社, 2006.

徐欣, 周舟, 李楠,. 基于FPGAPXIe总线DMA设计与实现[J]. 微处理机, 2010, 31(4):10-13.

刘兆庆, 杜威达, 朱雨,. 基于IP CorePXI Express接口DMA引擎设计[J]. 电子测量技术, 2012, 35(7):43-46.

侯志春. 基于PCIE接口的网卡硬件设计[D]. 湖南大学, 2009.

 

转载于:https://www.cnblogs.com/wangdaling/p/6852532.html

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
©️2022 CSDN 皮肤主题:编程工作室 设计师:CSDN官方博客 返回首页
评论
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值