u012923751的博客

上图为X8data的单颗DDR3架构图，行（Row）地址线复用14根，列（Column）地址线复用10根，Bank数量为8个，IOBuffer通过8组数位线（DQ0-DQ7）来完成对外的通信，故此单颗DDR3芯片的容量为2的14次方乘2的10次方乘8乘8，结果为1Gbit，因为1B包含8bit，1GB/8=128MB。如果我们要做成容量为1GB的内存条则需要8颗这样的DDR3内存芯片，每颗...

概述管理MII接口的MDIO接口是一个双线的串行接口，用来对PHY芯片等物理层信息进行操作管理。MDIO的历史MDIO是Management Data Input/Output 的缩写，有两根线，分别为双向的MDIO和单向的MDC，用于以太网设备中上层对物理层的管理。之所以能够管理这些PHY芯片，是因为能够对PHY芯片的各类寄存器进行访问和修改。MDIO接口...

1. MDIO接口SMI：串行管理接口（Serial Management Interface），也被称作MII管理接口（MII Management Interface），包括MDC和MDIO两条信号线。MDIO是一个PHY的管理接口，用来读/写PHY的寄存器，以控制PHY的行为或获取PHY的状态，MDC为MDIO提供时钟。MDIO原本是为MII总线接口定义的，MII用于连接MAC和PH...

1、RGB信号计算灰度值彩色图象的灰度其实在转化为黑白图像后的像素值（是一种广义的提法），转化的方法看应用的领域而定，一般按加权的方法转换，R， G，B 的比一般为3：6：1。任何颜色都由红、绿、蓝三基色组成，假如原来某点的颜色为RGB(R，G，B)，那么，我们可以通过下面几种方法，将其转换为灰度：1.浮点算法：Gray=R*0.3+G*0.59+B*0.112.整数方法：Gray...

大家都知道，显示器上面的接口一般是VGA/DVI/HDMI以及DP，但是并非所有显示器都会有这四种接口，99%的显示器一般都是这四种接口中的两个进行组合。那么为什么不把四个接口都做在显示器上面呢？接口和显示器到底有什么关系？今天就来了解一下。首先来了解一下这四种接口，论排名，DP>HDMI>DVI>VGA。VGAVGA接口传输模拟型号，没有音频，显卡和显示器都是使...

倒灌就是电流流进IC内部，电流总是流入电势低的地方。比如说电压源，一般都是输出电流，但是如果有另一个电源同时存在，并且电势高于这个电源，电流就会流入这个电源，称为倒灌，类似电池，既可以充电，也可以放电。网络方案1：https://wenku.baidu.com/view/4bff402b0066f5335a81212e.html方案2：http://xilin...

【PCB布局布线】之差分布线和阻抗匹配（转）一、PCB差分布线操作参看：Altium Designer -- 精心总结PCB 差分布线已经讲的很清楚了，在此不做介绍。二、差分布线优缺点参看：实际运用中差分信号线的分析和LAYOUT参看：差分信号 -- 维基百科（1） 差分信号首先来看一下什么是差分信号吧。1、差分信号差分传输是一种信号传输的技术，...

DDR基础之Write_leveling简介2016年11月24日 09:31:37 雄关迈步 阅读数：26761）为了更好的提高信号完整性，DDR3存储模块采用了fly-by的拓扑结构。该拓扑应用于地址、控制、时钟线。Fly-by拓扑能有效减少stub的长度，但是较长的走线带来了CK-CK#与DQS-DQS#间的时延（由于CK-CK#的飞行时间，其到达每个DDR3颗粒的时间不同，而DQS...

ODT是什么鬼？为什么要用ODT？在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准（JESD79-3A）之后，总算有点了头绪，下面来整理整理。1、首先ODT是什么？ODT（On-Die Termination），是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器，来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。在D...

Memory中的Channel/Rank/Bank解析最近在看网卡底层驱动的一些资料，被内存bank，rank，channel这些关于memory的名词搞得绕来绕去，网上查了一些资料，说得也不全面。在这里让我们一步一步来拆解memory的神秘面纱，从架构到读写逐步解开这块秘密。发挥性memory分两种，SRAM与DRAMRAM(Random Access Memory)随机存取内存，之...

内存系列一：快速读懂内存条标签内存是我们平常接触最频繁的计算机硬件之一，内存的大小、多寡和型号和我们计算机、手机等性能密切相关。内存系列计划通过三篇文章由浅入深介绍内存的软硬件特性以及与固件的关系。这是第一篇，以一个生活情景给读者介绍内存的背景知识，为后面打下基础。情景小张有一定的计算机背景知识，最近他在京东上买了两条DDR3的内存，打算把笔记本升级成8G。可是一拆开包装到就傻眼了:...

圖解RAM結構與原理，系統記憶體的Channel、Chip與BankR.F. 發表於 2014年5月31日 09:00 2014-05-31 收藏此文 bank、rank、channel這些關於記憶體的名詞是否已困繞許久，疑似了解卻又說不出個所以然來。就讓我們一步步拆解記憶體的面紗，從架構到讀寫方式逐步揭開記憶體的秘密。揮發性記憶體分 2 種，SRAM 和 DRAMRAM...

PCI Express 版本 行代码 传输速率 吞吐量 ×1 ×4 ×8 ×16 1.0 8b/10b 2.5GT/s 250MB/s ...

百科比特率bps（bits per second），即比特率、比特/秒、位/秒、每秒传送位数，数据传输速率的常用单位。详见Mbps。比特（bit）是信息技术中的最小单位。文件大小（例如文本或图像文件）通常以字节（Byte）为单位。一字节对应八比特。在数据传输中，数据通常是串行传输的，即一个比特接一个比特地传输。数据速率的单位是比特每秒（bps），含义是每秒串行通过的位数。Bps (...

men_a是指men接口的地址总线，并非内存内部的地址（行/列/bank等构成=AFI_addr）。一般men_a*2=AFI_addr，因为双沿采集。

DDR扫盲——关于Prefetch与Burst的深入讨论1赞发表于 2017/8/15 13:17:55 阅读（12692） 评论（1）学习DDR有一段时间了，期间看了好多的资料（部分公司的培训资料、几十篇的博文，Micron的Datasheet，JESD79规范等）。但是有一个问题，想了好久（很多资料都没有说明白），至今才算搞明白，所以写一篇文章和大家分享一下。如题，接下来要讨论...

FPGA STA(静态时序分析)1 FPGA设计过程中所遇到的路径有输入到触发器，触发器到触发器，触发器到输出，例如以下图所看到的：这些路径与输入延时输出延时，建立和保持时序有关。2. 应用背景　　静态时序分析简称STA，它是一种穷尽的分析方法。它依照同步电路设计的要求。依据电路网表的拓扑结构，计算并检查电路中每个DFF（触发器）的建立和保持时间以及其它基于路...

嵌入式开发板通过串口与PC互相传送文件2017年03月24日 15:55:17 缘客_ql 阅读数：6961版权声明：本文为博主原创文章，未经博主允许不得转载。 https://blog.csdn.net/u014213012/article/details/65631788通过串口与PC互相传送文件超级终端：当通过串口终端登录系统之后，可以使用rz或者sz命令通过串口与PC相互传...

使用DS-5调试cyclone v hps preloader记录2018年03月20日 15:40:44 如之 阅读数：423使用自己的开发板，我们最先开始做的可能就是preloader。不管我们以后是跑操作系统还是裸程序，preloader是做为前期CPU环境的最小配置存在的。它的主要功能是最小化配置CPU，还有一个主要功能是配置我们的DDR。这个过程中，很有可能是板子起不来，遇到很多...

之前调试一块FPGA板卡，上电后总是无法正常工作。现象：nSTATUS指示灯不停的闪烁，测试用的LED（FPGA的GPIO）无法点亮，即FPGA没有进入正常工作状态。调试过程：1、FPGA在上电后，会立刻将nSTATUS配置状态管脚置成低电平，并在上电复位（POR）完成之后释放它，将它置为高电平。作为配置状态输出管脚，在配置过程中如果有任何一个错误发生了，则nSTATUS脚会被...