嵌入式~PCB专辑54

迟老湿

于 2024-08-01 03:09:53 发布

阅读量36

点赞数

只发PCB电路相关54 随时更新~~

一、电源ADC采样原理及常用采样电路

数字电源除了包含电源拓扑电路以及数字控制核心外，还包括采样、驱动和通讯等外围电路。接下来我们将分篇对电源外围电路进行讲解，本篇先对电源的ADC采样原理和常用的采样调理电路进行介绍。

1、ADC采样原理

ADC（模数转换器）采样是将模拟信号按照一定的采样频率进行离散化然后转换为数字信号的过程，通常包括采样、保持、量化和编码四个步骤。

嵌入式~PCB专辑54_焊盘

1）采样

采样主要实现模拟信号的离散化处理，即将连续的模拟信号转换为一系列时间间隔相等的模拟信号。采样的间隔由采样频率决定，频率越高采样得到的信号越接近原始信号。但较高的采样频率会使得数据量增加，同时对系统的转换速度要求变高。一般选择采样频率为原始信号最高频率的3-5倍。

2）保持

采集模拟信号后，需花时间将其转化为数字信号，为了给后续的量化编码过程提供一个稳定值，需用保持电路对取得的模拟信号进行电压保持。此过程可通过并联电容的方式实现。输入的连续模拟信号经过采样与保持后将得到一个时间上离散的模拟信号样本集合。

嵌入式~PCB专辑54_运放_02

3）量化

数字信号在时间和幅值上都是离散的，量化是将采样电压转化为离散电平的近似过程。常用的量化方法有只舍不入和四舍五入。量化过程中会产生量化误差，它是一种无法消除的原理性误差。ADC的位数越高，离散电平之间的差值越小，量化误差也会越小。

以参考电压3.3V的12位ADC采样模块为例，输入模拟电压与量化后产生的数值之间的关系如下

嵌入式~PCB专辑54_运放_03

4）编码

为方便数字信号数据的传输与存储，需要将量化得到的十进制数字信号转换成二进制编码。常用的编码方式有二进制编码、格雷编码、调制编码和二进制补码编码等。

2、ADC采样实现方式

ADC采样的实现方式包括外接采样芯片和采用控制核心内部采样模块两种。大多数MCU/DSP内部都囊括了ADC采样模块，如STM32F103内部集成了12-bit ADC，最大采样率为1MS/s，STM32F4支持10位/12位ADC采样。但是采样模块精度有限，可以通过外接专用ADC芯片提高采样精度。

对于没有ADC采样模块的数字电源控制核心，如经典的51单片机以及MSP430单片机等，需要根据采样频率与精度的要求选择合适的ADC采样芯片。数字电源中常用的高精度ADC采样芯片有AD7915、AD7606和MAX1324等。采样精度（位数）越高量化误差越小，采样频率高则信号越接近原始信号。

嵌入式~PCB专辑54_嵌入式硬件_04

使用控制核心内嵌采样模块或外接ADC采样芯片时，需使用采样调理电路将待测信号转换为小电压信号，以满足ADC采样模块的输入电压范围。

3、采样调理电路

在数字电源采样过程中，通常会对电源拓扑电路的电压和电流进行采样。接下来，我们将详细介绍常用的电压采样和电流采样电路。

3.1电压采样电路

采样调理电路分为隔离型与非隔离型两类。隔离型采样电路采用隔离器件对前端信号进行电气隔离与采样，常用的有互感器采样、光耦采样以及霍尔采样等。非隔离型采样电路没有电气隔离，输入信号和输出信号共享相同的接地参考，常用的有分压采样以及运放直接采样等。

3.1.1 非隔离型电压采样电路

电压分压采样电路是典型的非隔离型电压采样电路之一，因为其结构简单、可靠性高、成本低等特点，常被用于数字电源电压采样。其电路结构如图，输入电压Vin经过Rs1与Rs2分压后经过输入侧滤波（Ry11、Cy11）接入运算放大器U1，再经过输出端滤波（R21、C21）接入ADC采样模块，运算放大器U1起电压跟随作用。U1、U2运放需要选取低压轨至轨、低失调电压运放，建议与ADC采样模块同电源供电。

嵌入式~PCB专辑54_嵌入式硬件_05

电压分压采样电路

3.1.2 隔离型电压采样电路

隔离型电压采样电路一般采用霍尔元件、隔离运放、光耦以及互感器等元件进行电压采样。这里以霍尔电压采样以及隔离运放电压采样为例进行介绍。

1）霍尔电压采样

首先我们介绍一下霍尔元件的采样原理，霍尔传感器内部包含垂直于磁场方向放置的半导体薄片，根据霍尔效应，当有电流流过半导体薄片时会产生电动势，该电动势称为霍尔电势，可以通过测量电动势的大小得到流过电流的大小。以单电源闭环霍尔电压采样电路为例：

嵌入式~PCB专辑54_嵌入式硬件_06

单电源闭环霍尔电压采样

待测电压通过采样电阻Rs3接入霍尔电压传感单元U1，得到一个幅值在0~V+的输出电压Vo。Vo经过分压电阻Rs1与Rs2后接入运算放大器U2，分压电阻的作用是调整霍尔电压传感器的输出电压幅值，以适应ADC采样模块的输入电压范围。运算放大器U2起到电压跟随的作用。U2的输出再经过低通滤波器（R1、C1）后接入ADC采样单元。

2）隔离运放电压采样

隔离运算放大器是一种特殊的测量放大电路，其输入电路和放大器输出之间有欧姆隔离的器件，信号在传输过程中没有公共的接地端。隔离运放电压采样的基本电路结构如图，输入电压经过Rs1与Rs2分压后接入隔离运算放大器，随后接入差分运放电路中，运放U1的输出电压经过滤波器（R1、C1）后接入ADC采样模块。

嵌入式~PCB专辑54_寄生电容_07

隔离运放电压采样电路

3.2电流采样电路

3.2.1 非隔离型电流采样电路

电流分压电路是典型的非隔离型电流采样电路之一，其电路结构如图。在待测支路中串联采样电阻Rs3，并将电阻两端电压接入运算放大器U2中。电路中U2以及电阻Ry21-Ry24构成的差分电路。差分电路的输出经过滤波器（R11、C11）后接入ADC采样模块。U1、U2运放需要选取低压轨至轨、低失调电压运放，建议与ADC采样模块同电源供电。

嵌入式~PCB专辑54_焊盘_08

电流分压采样电路

3.2.2 隔离型电流采样电路

在隔离型电流采样电路中，霍尔电流传感器由于高精度、宽测量范围、响应快速和使用寿命长等优势被广泛应用。霍尔电流采样电路一般由霍尔传感元件、运算放大器和滤波器构成。以单电源闭环霍尔电流采样为例：待测电流穿过霍尔电流传感器U1会产生一个幅值在0~V+之间的输出电压值Vo。Vo经分压电阻Rs1与Rs2后接入运放U2，随后经低通滤波器（R1、C1）后接入ADC采样单元。U2、Rs1与Rs2作用可参考霍尔电压采样电路。

嵌入式~PCB专辑54_运放_09

单电源闭环霍尔电流采样

除了单电源供电霍尔采样电路外，双电源供电霍尔采样电路也较为常用。双电源供电霍尔采样电路中霍尔元件的输出电压有正有负，因此需要在Rs2两端并联钳位二极管来改变霍尔元件输出电压的幅值范围。

本文介绍了大功率数字电源中不可或缺的采样调理电路和ADC采样模块，重点阐述了常用采样调理电路的原理和结构。

二、电流检测电路

电流检测的应用

电路检测电路常用于：高压短路保护、电机控制、DC/DC换流器、系统功耗管理、二次电池的电流管理、蓄电池管理等电流检测等场景。

嵌入式~PCB专辑54_焊盘_10

对于大部分应用，都是通过感测电阻两端的压降测量电流。

嵌入式~PCB专辑54_嵌入式硬件_11

一般使用电流通过时的压降为数十mV～数百mV的电阻值，电流检测用低电阻器使用数Ω以下的较小电阻值；检测数十A的大电流时需要数mΩ的极小电阻值，因此，以小电阻值见长的金属板型和金属箔型低电阻器比较常用，而小电流是通过数百mΩ～数Ω的较大电阻值进行检测。

测量电流时，通常会将电阻放在电路中的两个位置。第一个位置是放在电源与负载之间。这种测量方法称为高侧感测。通常放置感测电阻的第二个位置是放在负载和接地端之间。这种电流感测方法称为低侧电流感测。

嵌入式~PCB专辑54_焊盘_12

两种测量方法各有利弊，低边电阻在接地通路中增加了不希望的额外阻抗；采用高侧电阻的电路必须承受相对较大的共模信号。低侧电流测量的优点之一是共模电压，即测量输入端的平均电压接近于零。这样更便于设计应用电路，也便于选择适合这种测量的器件。低侧电流感测电路测得的电压接近于地，在处理非常高的电压时、或者在电源电压可能易于出现尖峰或浪涌的应用中，优先选择这种方法测量电流。由于低侧电流感测能够抗高压尖峰干扰，并能监测高压系统中的电流。

电流检测电路

低侧检测

嵌入式~PCB专辑54_嵌入式硬件_13

低侧电流感测的主要缺点是采用电源接地端和负载、系统接地端时，感测电阻两端的压降会有所不同。如果其他电路以电源接地端为基准，可能会出现问题。为最大限度地避免此问题，存在交互的所有电路均应以同一接地端为基准，降低电流感测电阻值有助于尽量减小接地漂。

如上图，如果图中运放的 GND 引脚以 RSENSE 的正端为基准，那么其共模输入范围必须覆盖至零以下，也就是GND - (RSENSE × ILOAD)。Rsensor将地（GND）隔开了。

高侧检测

嵌入式~PCB专辑54_嵌入式硬件_14

随着大量包含高精度放大器和精密匹配电阻的IC的推出，在高侧电流测量中使用差分放大器变得非常方便，高侧检测带动了电流检测IC 的发展，降低了由分立器件带来的参数变化、器件数目太多等问题，集成电路方便了我们使用。下图为一种高侧检测的 IC 方案：

嵌入式~PCB专辑54_寄生电容_15

检测电路连出方式

对电流通过电阻器时的压降进行检测，需要从电阻器的两端引出用于检测电压的图案。电压检测连接如下图(2)所示，建议从电阻器电极焊盘的内侧中心引出。这是因为电路基板的铜箔图案也具备微小的电阻值，需要避免铜箔图案的电阻值所造成的压降的影响。如果按照下图(1)所示，从电极焊盘的侧面引出电压检测图案，检测对象将是低电阻器电阻值加上铜箔图案电阻值的压降，无法正确地检测电流。

嵌入式~PCB专辑54_嵌入式硬件_16

PCB Layout参考：

嵌入式~PCB专辑54_运放_17

三、PCB上的过孔需要留意

过孔（via）是多层PCB线路板的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。

从作用上看，过孔可以分成两类：

一是用作各层间的电气连接
二是用作器件的固定或定位

如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔（blind via）、埋孔（buried via）和通孔（through via）。

盲孔

位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率（孔径）。

埋孔

是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。

通孔

这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。

由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。

从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole），二是钻孔周围的焊盘区。这两部分的尺寸大小决定了过孔的大小。

很显然，在高速，高密度的PCB设计时，总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。

但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔（drill）和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。

比如，如果一块正常的6 层PCB 板的厚度（通孔深度）为50Mil，那么，一般条件下PCB 厂家能提供的钻孔直径只能达到8Mil。

随着激光钻孔技术的发展，钻孔的尺寸也可以越来越小，一般直径小于等于6Mil 的过孔，我们就称为微孔。在HDI（高密度互连结构）设计中经常使用到微孔，微孔技术可以允许过孔直接打在焊盘上（Via-in-pad），这大大提高了电路性能，节约了布线空间。

过孔在传输线上表现为阻抗不连续的断点，会造成信号的反射。一般过孔的等效阻抗比传输线低12%左右，比如50 欧姆的传输线在经过过孔时阻抗会减小6 欧姆（具体和过孔的尺寸，板厚也有关，不是减小）。

但过孔因为阻抗不连续而造成的反射其实是微乎其微的，其反射系数仅为：

（44-50）/（44+50）=0.06

过孔产生的问题更多的集中于寄生电容和电感的影响。

过孔的寄生电容

过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2，过孔焊盘的直径为D1，PCB板的厚度为T，板基材介电常数为ε，则过孔的寄生电容大小近似于：

C=1.41εTD1/（D2-D1）

过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。

举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil，则我们可以通过上面的公式近似算出过孔的寄生电容大致是：

C=1.41x4.4x0.050x0.020/（0.032-0.020）=0.517pF

这部分电容引起的上升时间变化量为：

T10-90=2.2C（Z0/2）=2.2x0.517x（55/2）=31.28ps

从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，EDA365电子论坛提醒设计者还是要慎重考虑的。

过孔的寄生电感

同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。

我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：

L=5.08h［ln（4h/d）+1］

其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响的是过孔的长度。

仍然采用上面的例子，可以计算出过孔的电感为：

L=5.08x0.050［ln（4x0.050/0.010）+1］=1.015nH

如果信号的上升时间是1ns，那么其等效阻抗大小为：

XL=πL/T10-90=3.19Ω

这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。

高速PCB中的过孔设计

通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到以下几方面：

从成本和信号质量两方面考虑，选择合理尺寸的过孔。比如对6-10层的内存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。
目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。
电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
PCB板上的信号走线尽量不换层，也就是说尽量减少不必要的过孔。
在信号换层的过孔附近放置一些接地的过孔，以便为信号提供近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。
前面讨论的过孔模型是每层均有焊盘的情况，有的时候，我们可以将某些层的焊盘减小甚至去掉。

特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。

如何使用过孔：通过上面对过孔寄生特性的分析，我们可以看到

，在高速PCB 设计中，看似简单的过孔使用不当往往也会给电路的设计带来很大的负面效应。

四、PCB走线与过孔的电流承载能力

使用FR4敷铜板PCBA上各个器件之间的电气连接是通过其各层敷着的铜箔走线和过孔来实现的。

由于不同产品、不同模块电流大小不同，为实现各个功能，设计人员需要知道所设计的走线和过孔能否承载相应的电流，以实现产品的功能，防止过流时产品烧毁。

文中介绍设计和测试FR4敷铜板上走线和过孔的电流承载能力的方案和测试结果，其测试结果可以为设计人员在今后的设计中提供一定的借鉴，使PCB设计更合理、更符合电流要求。

现阶段印制电路板（PCB）的主要材料是FR4的敷铜板，铜纯度不低99.8%的铜箔实现着各个元器件之间平面上的电气连接，镀通孔（即VIA）实现着相同信号铜箔之间空间上的电气连接。

但是对于如何来设计铜箔的宽度，如何来定义VIA的孔径，我们一直凭经验来设计。

为了使layout设计更合理和满足需求，对不同线径的铜箔进行了电流承载能力的测试，用测试结果作为设计的参考。

影响电流承载能力因素分析

产品PCBA不同的模块功能，其电流大小也不同，那么我们需要考虑起到桥梁作用的走线能否承载通过的电流。决定电流承载能力的因素主要有：

铜箔厚度、走线宽度、温升、镀通孔孔径。在实际设计中，还需要考虑产品使用环境、PCB制造工艺、板材质量等。

1 铜箔厚度

在产品开发初期，根据产品成本以及在该产品上的电流状态，定义PCB的铜箔厚度。

一般对于没有大电流的产品，可以选择表（内）层约17.5μm厚度的铜箔：

如果产品有部分大电流，板大小足够，可以选择表（内）层约35μm厚度的铜箔；
如果产品大部分信号都为大电流，那么必须选（内）层约70μm厚度的铜箔。

对于两层以上的PCB，如果表层和内层铜箔使用相同厚度，相同线径走线的承载电流能力，表层大于内层。

以PCB内外层均使用35μm铜箔为例：内层线路蚀刻完毕后便进行层压，所以内层铜箔厚度是35μm。

外层线路蚀刻完毕后需要进行钻孔，由于钻孔后孔不具有电气连接性能，需要进行化学镀铜，此过程是全板镀铜，所以表层铜箔会镀上一定厚度的铜，一般约25μm~35μm之间，因此外层实际铜箔厚度约为52.5μm~70μm。

敷铜板供应商的能力不同，铜箔均匀度会有不同，但差异不大，所以对载流的影响可以忽略。

2 走线宽度

产品在铜箔厚度选定后，走线宽度便成为载流能力的决定性因素。走线宽度的设计值和蚀刻后的实际值有一定的偏差，一般允许偏差为+10μm/-60μm。由于走线是蚀刻成型，在走线转角处会有药水残留，所以走线转角处一般会成为最薄弱的地方。

这样，在计算有转角走线的载流值时，应将在直线走线上测得的载流值基础上，乘以（W-0.06）/W（W为走线线宽，单位为mm）。

3 温升

PCB的走线上通过持续电流后会使该走线发热，从而引起持续温升，当温度升高到基材TG温度或高于TG温度，那么可能引起基材起翘、鼓泡等变形，从而影响走线铜箔与基材的结合力，走线翘曲形变导致断裂。

PCB的走线上通过瞬态大电流后，会使铜箔走线最薄弱的地方短时间来不及向环境传热，近似绝热系统，温度急剧升高，达到铜的熔点温度，将铜线烧毁。

4 镀通孔孔径

镀通孔通过电镀在过孔孔壁上的铜来实现不同层之间的电气连接，由于为整板镀铜，所以对于各个孔径的镀通孔，孔壁铜厚均相同。不同孔径镀通孔的载流能力取决于铜壁周长。

测试PCB设计

现阶段使用TG温度分别是>135℃和>150℃的基材，由于考虑到ROHS对无铅的要求，PCB将逐步切换为无铅，那么必须选择TG温度>150℃的基材。所以此次测试板基材选择Shengyi S1000。

测试板PCB大小采用宽164mm、长273.3mm。PCB由深圳牧泰莱技术有限公司制作。测试板PCB分三组。

1 第一组：

外层铜箔17.5μm，内层铜箔35μm第一组测试板PCB使用外层17.5μm基铜，内层35μm基铜。

外层线径分别是：

0.125mm0.16mm，0.2mm，0.25mm，0.3mm，0.4mm，0.5mm，0.6mm，0.7mm，0.8 mm，0.9mm，1.0mm，1.2mm，1.5mm，2.0mm，2.4mm，2.8mm，3.0mm，3.5mm，4.0mm，4.5mm，5.0mm，5.5mm，6.0mm，6.5mm，7.0mm，7.5mm，8.0mm。

每种线径两个样品。

内层线径分别是：

0.125mm，0.16mm，0.2mm，0.25mm，0.3mm，0.4mm，0.5mm，0.6mm，0.7mm，0.8 mm，0.9mm，1.0mm，1.2mm，1.5mm，2.0mm，2.4mm，2.8mm，3.0mm，3.5mm，4.0mm，4.5mm，5.0mm，5.5mm，6.0mm，6.5mm，7.0mm，7.5mm，8.0mm。

每种线径两个样品。

镀通孔孔径分别是：

0.15mm，0.25mm，0.3mm，0.5mm，0.7mm。

每种孔径两个样品。

2 第二组：

外层铜箔35μm，内层铜箔70μm第二组测试板PCB使用外层35μm基铜，内层70μm基铜。

外层线径分别是：

每种线径两个样品。

由于对于70μm的铜箔厚度，现有供应商的能力为内层最小线径0.2mm，所以内层线径分别是：

0.2mm，0.25mm，0.3mm，0.4mm，0.5mm，0.6mm，0.7mm，0.8 mm，0.9mm，1.0mm，1.2mm，1.5mm，2.0mm，2.4mm，2.8mm，3.0mm，3.5mm，4.0mm，4.5mm，5.0mm，5.5mm，6.0mm，6.5mm，7.0mm，7.5mm，8.0mm。

每种线径两个样品。

镀通孔孔径分别是：

0.15mm，0.25mm，0.3mm，0.5mm，0.7mm。

每种孔径两个样品。

3 第三组：

外层铜箔70μm，内层铜箔105μm第三组测试板PCB使用外层70μm基铜，内层105μm基铜。

由于对于70μm的铜箔厚度，现有供应商的能力为外层最小线径0.3mm，所以外层线径分别是：

0.3mm，0.4mm，0.5mm，0.6mm，0.7mm，0.8 mm，0.9mm，1.0mm，1.2mm，1.5mm，2.0mm，2.4mm，2.8mm，3.0mm，3.5mm，4.0mm，4.5mm，5.0mm，5.5mm，6.0mm，6.5mm，7.0mm，7.5mm，8.0mm。

每种线径两个样品。

由于对于105μm的铜箔厚度，现有供应商的能力为内层最小线经0.3mm，所以内层线径分别是：

0.3mm，0.4mm，0.5mm，0.6mm，0.7mm，0.8 mm，0.9mm，1.0mm，1.2mm，1.5mm，2.0mm，2.4mm，2.8mm，3.0mm，3.5mm，4.0mm，4.5mm，5.0mm，5.5mm，6.0mm，6.5mm，7.0mm，7.5mm，8.0mm。

每种线径两个样品。

镀通孔孔径分别是：

0.15mm，0.25mm，0.3mm，0.5mm，0.7mm。

每种孔径两个样品。

测试方案

根据IPC-TM-650 TEST METHODS MANUAL的2.5.4多层线路板耐电流部分，设计测试方案如下。

室温下，对于内外层走线的测试：将温度传感器贴在待测铜箔走线中间位置，在待测铜箔走线两端施加电流，待温升ΔT稳定后，保持3min，记下ΔT。逐步增加电流，直至铜箔走线毁坏。

室温下，对于镀通孔的测试：将温度传感器贴在VIA上，在待测VIA引出走线两端施加电流，待温升ΔT稳定后，保持3min，记下ΔT。逐步增加电流，直至VIA毁坏。

电流值范围为0~100A。

采样值：

0.1A，0.2A，0.3A，0.4A，0.5A，0.6A，0.7A，0.8A，0.9A，1A，1.2A，1.5A，1.8A，2A，2.3A，2.5A，2.7A，3A，4A，5A，6A，7A，8A，9A，10A，15A，20A，25A，30A，35A，40A，45A，50A，55A，60A，65A，70A，75A，80A，85A，90A，95A，100A。

测试结果分析

在此，只对第一组测试数据结果进行分析。

1 线径的测试结果分析

以2.8mm线径的外层铜箔为例，其测量数据如表1。

根据表1测量数据可以做出一个趋势图，如图1所示：

图1 2.8mm外层铜箔线径的温升与电流的趋势图

我们根据实测值取平均值后，可以得到2.8mm，外层铜箔走线在温升为ΔT=20℃时可以承载约8A电流；在温升为ΔT=40℃时可以承载约10.8A电流；在温升为ΔT=60℃时可以承载约13A电流；在温升为ΔT=100℃时可以承载约16A电流；极限耐持续电流约为20A。

根据以上的方法，我们可以得到17.5μm外层铜箔不同线径的载流能力，35μm内层铜箔不同线径的载流能力。

2 镀通孔的测试结果分析

由于镀通孔的温度测量无法在孔壁的铜层上实现，我们实测的是镀通孔焊盘面的温度，所以以下测试数据仅作为参考。

图2 0.15mm孔径的VIA温升与电流的趋势图0.15mm孔径的镀通孔测量值

0.25mm、0.3mm、0.5mm、0.7mm孔径的镀通孔测量值的图形在此就省略了，汇总后，可以得到表2。

表2 17.5μm外层/35μm内层铜箔的PCB上不同孔径载流能力数据表

总结

通过本次实验和对实验数据的分析，对敷铜PCB上走线和过空的电流承载能力有了一个较为感性的认识。

但是一方面由于测试板不是批产供应商制作的，制作工艺的不同影响到走线宽度的不同和镀通孔孔臂厚度和周长的不同；另一方面实验过程中每个样品的散热状态有一定的差异。

此外测试板的设计和实验方案的设计为理想状态，而实际产品的安装位置不同，产品上的元器件分布的不同，布线的密集度以及使用基材的不同，都是测试板无法模拟的，所以分析数据不能直接指导设计。

但是在以后的开发和设计中，我们可以借鉴本次实验的数据。同时也可以在今后产品中设计情况和实践验证来修正实验数据，以便于更准确地指导设计。

五、高频电源电路的噪声抑制分析

电源电路的高频噪声抑制，首先我们了解一下两种传统噪声频率范围，AM和FM范围.

AM 的工作原理是根据正在发送的信息调制（改变）传输的信号或载波的幅度，而频率保持不变。FM技术就完全不同，后者通过改变波的频率对信息（声音）进行编码，并且幅度保持不变。AM的发射器和接收器更简单，所以也容易受到噪音影响，FM则反之。

AM和FM频率范围，我们这里以收音机为例说明，AM 收音机的频率范围为535 至1705 千赫兹，而 FM 收音机的频率范围更高，为 88 至 108 兆赫兹。对于 AM 广播，每 10 kHz 就有一个电台，每 200 kHz 就有一个 FM 电台。

再在电源电路中，共模扼流线圈可有效降低电源线上产生的噪声。传统车载设备中，电源线噪声抑制的主要对象是AM和FM频率范围内的噪声，并使用较大的元件来抑制低频噪声。然而，随着车载设备变得越来越复杂，还需要防止高于 AM 和 FM 范围的频率的噪声。

通过共模扼流线圈抑制产生的噪声使用如下所示的测量系统，测量了EUT从充当天线的电源线产生的噪声量，并验证了共模扼流线圈可以降低多少噪声。测量系统是基于汽车零部件噪声国际标准 CISPR 25

嵌入式~PCB专辑54_运放_18

图1测量EUT噪声量并验证共模扼流线圈的改善作用

嵌入式~PCB专辑54_嵌入式硬件_19

图2 不同频率对应不同天线类型

另外一种测量方式是BCI测试中共模扼流线圈的噪声抑制测试， BCI 测试是验证对外部噪声的抵抗力的测试。如果外部噪声进入 EUT，EUT 可能会发生故障。如果抗噪声能力低，即使频率较低的噪声也会导致故障。测量系统测量是通过国际 ISO 11452-4 汽车零部件噪声测试标准中规定的 BCI 测试替代方法进行的。

嵌入式~PCB专辑54_嵌入式硬件_20

图3 外部噪声抗扰力测试

过去的AM/FM频率噪声抑制方法，足以抑制车载设备的噪声，但车载设备技术的最新进展使得还需要消除数百MHz频率的高频噪声。高频的共模扼流圈优于电源线上使用的传统共模扼流圈，因为其高频噪声抑制性能以及能够降低数百 MHz 频率的噪声。

嵌入式~PCB专辑54_嵌入式硬件_21

图4 共模扼流圈被PCB寄生电容bypass

共模扼流线圈可以有效消除电源线的噪声。然而，正确的电路板设计对于实现这一结果至关重要。如果电路板的内层有接地层或电源层，则接地层和电源层与电路板顶层的图案之间会产生寄生电容。当接地/电源层平坦且均匀时，通过图案传播的噪声通过寄生电容穿过接地/电源层。通过共模扼流线圈后，通过寄生电容返回到图案，从而绕过共模扼流线圈。这种现象降低了共模扼流线圈的功效。这种情况下，噪声可以在PCB上绕过共模扼流圈。

嵌入式~PCB专辑54_运放_22