计算机组成原理 控制器.ppt,计算机组成原理第十讲(组合逻辑控制器).ppt

《计算机组成原理第十讲(组合逻辑控制器).ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第十讲(组合逻辑控制器).ppt(34页珍藏版)》请在装配图网上搜索。

1、计算机组成原理,主讲：颜俊华 第十讲：组合逻辑控制器设计,时序系统,工作周期 取指周期FT 源周期ST 目的周期DT 执行周期ET 中断周期IT DMA周期DMAT,用于指令正常执行,用于I/O传送控制,设置6个触发器分别 作为各周期状态标志,1 工作周期开始,0 工作周期结束,时序系统,工作周期 在整个指令周期中，任何时候必须、且只能有一个工作周期状态标志为“1” 取指周期(FT) 从M中取出指令并译码 修改PC 取指结束时，按照操作码和寻址方式(R和非R寻址)转相应工作周期,公操作,时序系统,工作周期 源周期ST 按寻址方式(非R寻址)形成源地址 从M取出源操作数，暂存于暂存器C 目的周期。

2、DT 按寻址方式(非R寻址)形成目的地址 或从M取出目的操作数，暂存于暂存器D 执行周期ET 按操作码完成相应操作(传送、运算、取转移地址送入PC、返回地址压栈保存),时序系统,工作周期 执行周期ET 后续指令地址送入MAR 中断周期IT IT指CPU响应中断请求后，到执行中断服务程序前 关中断 保存断点和PSW 转服务程序入口,由软件完成,时序系统,工作周期 DMA周期DMAT DMAT指CPU响应DMA请求后，到传送完一次数据 DMA控制器接管总线权，控制直传,由硬件完成,时序系统,时钟周期(节拍) 时钟周期时间：微秒完成一步操作 一次从读出，并经数据通路传送的操作 一次数据通路传送操作 。

3、一次向写入的操作 模型机以访存时间作为一步操作时间 一个总线周期等于一个时钟周期，可根据需要扩展,时序系统,时钟周期(节拍) 时钟周期数 一个工作周期中的时钟周期数可变,每个工作周期第一拍T=0， 每开始一个新节拍T计数， 工作周期结束时T清0。,用计数器T控制节拍数,将计数值译码，可产生节拍电位(T0T1T2)。,时序系统,工作脉冲,每个时钟结束时设置一个脉冲。,1S,T,P,打入寄存器,进行时序转换,(周期状态设置/清除,时钟T计数/清除),FT,双,单,转,ST,DT,ET,DMAT,IT,SR,DR,Y,N,Y,N,控制流程(工作周期转换),指令流程图与操作时间表,拟定指令流程：确定各。

4、工作周期中每拍完成的具体操作(寄存器传送级) 列操作时间表：列出每一步操作所需的微命令及产生条件 取指周期 进入FT的方式和条件 初始化时置入FT 程序运行时同步打入FT,取指周期,指令流程图与操作时间表,1,CPFT(P),=,+ IT,+,取指周期 指令流程,指令流程图与操作时间表,FT0：,注：,操作时间表,指令流程图与操作时间表,FT0：,电位型微命令,脉冲型微命令,EMAR,R,SIR,CPPC,或,或,S3S2S1S0MC0,DM,转换,工作周期中，每拍结束时发CPT；工作周期结束时， 5个时序打入命令都发。,Ri=MAR,M=MDR=C,M=MDR=C,M=MDR=C,M=MDR。

5、=C,M=MDR=C,Ri-1=Ri,MAR,M=IR,PC+1=PC,PC+1=PC,M=MDR=D,PC+1=PC,C+Ri=MAR,M=MDR=C,MOV指令,C=MDR,PC=MAR,M=MDR=C,D+Rj=MDR,I/(R)+,Ri=MAR,Ri=MAR,PC=MAR,SRDR,PC=MAR,Ri+1=Ri,Ri+1=Ri,C =MAR,Rj-1=Rj,MAR,Rj=MAR,Rj=MAR,Rj=MAR,Rj+1=Rj,Rj+1=Rj,M=MDR=MAR,MDR=M,C=Rj,Ri=MDR,MDR=M,Ri=Rj,R,-(R),(R),(R)+,X(R),R,(R),-(R),I/(。

6、R)+,(R)+,X(R),SRDR,SRDR,SRDR,FT0 ST0 ST1 ST2 ST3 ST4 DT0 DT1 DT2 DT3 ET0 ET1 ET2,MOV DST , SRC ；(SRC)=DST,MOV指令 流程图,指令流程图与操作时间表,FT0：,例1：,MOV R1，R0；,源数,ET0：,ET1：,例2：,MOV(R1),(R0)；,FT0：,ST0：,ST1：,DT0：,目的地址,ET0：,ET1：,ET2：,形地,取源操作数， 暂存于C， 需5步。,ST0：,DT1：,DT0：,源数,ET0：,ET1：,ET2：,ST1：,ST2：,ST3：,ST4：,形地,DT2：。

7、,DT3：,目的地址,取目的地址， 暂存于MAR， 需4步。,源数送存储器， 需3步。,FT0：,操作时间表,例：,MOV(R1),(SP)+；,CPPC,ST0：,EMAR,R,SMDR,输出B,DM,CPC,A+1,DM,CPSP,EMAR,A+1,R,SIR,DM,DM,CPMAR,输出A,T+1,T+1,ST1：,ST2：,DT0：,DM,CPMAR,输出A,ET1：,ET2：,EMAR,W,T+1,DM,CPMAR,输出A,T+1,ET0：,输出B,DM,CPMDR,Ri=MAR,M=MDR=D,M=MDR=D,M=MDR=D,M=MDR=D,M=MDR=D,Ri-1=Ri,MAR,。

8、取指,PC+1=PC,D+Ri=MAR,M=MDR=D,双操作数指令,COPD=MDR,M=MDR=D,I/(R)+,Ri=MAR,Ri=MAR,PC=MAR,SRDR,PC=MAR,Ri+1=Ri,Ri+1=Ri,D =MAR,MDR=M,COPRj=Rj,RiOPD=MDR,MDR=M,RiOPRj=Rj,R,-(R),(R),(R)+,X(R),SRDR,SRDR,SRDR,FT ST DT0 DT1 DT2 DT3 DT4 ET0 ET1 ET2,取源操作数,ADD DST,SRC ；(SRC)+(DST)=DST SUB DST,SRC ；(SRC)-(DST)=DST AND DS。

9、T,SRC ；(SRC)(DST)=DST OR DST,SRC ；(SRC)(DST)=DST EOR DST,SRC ；(SRC)(DST)=DST,与MOV指令相同,双操作数指令 取目的数，暂存于D,指令流程图与操作时间表,FT0：,立即数,ST0：,ST1：,ST2：,DT0：,DT1：,形式地址,DT2：,DT3：,DT4：,目的数,ET0：,ET1：,ET2：,指令流程图与操作时间表,单操作数指令,指令流程图与操作时间表,FT0：,例：,COM -(R0)；,DT0：,、MAR,DT1：,ET0：,ET1：,ET2：,Ri=MAR,M=MDR=D,M=MDR=D,M=MDR=D,M。

10、=MDR=D,M=MDR=D,Ri-1=Ri,MAR,取指,PC+1=PC,D+Ri=MAR,M=MDR=D,单操作数指令,OPD=MDR,M=MDR=D,I/(R)+,Ri=MAR,Ri=MAR,PC=MAR,PC=MAR,Ri+1=Ri,Ri+1=Ri,D =MAR,MDR=M,OPRj=Rj,R,-(R),(R),(R)+,X(R),DR,DR,FT ST DT0 DT1 DT2 DT3 DT4 ET0 ET1 ET2,COM DST ；(DST) =DST NEG DST ；(DST)+1=DST INC DST ；(DST)+1=DST DEC DST ；(DST)-1=DST SL。

11、 DST ；(DST)2=DST SR DST ；(DST)2=DST,与双操作数指令相同,转移JMP/返回指令RST,指令流程图与操作时间表,无条件转移,SKP,R,(R),(R)+,按R指示从M取转移地址,修改R。,(SP)+,X(PC),执行再下条指令。,从R取转移地址。,按R指示从M取转移地址。,从堆栈取返回地址,修改SP。,以PC內容为基准转移。,(RST),PC=MAR,PC+1=PC,MAR,Rj=PC,MAR,Rj=MAR,PC=MAR,取指,M=MDR =C,JMP,RST,R,Ri+1=Ri,M=MDR= PC,MAR,PC,SKP,PC,(R),RST (R)+,X(PC。

12、),FT ET0 ET1 ET2,PC=MAR,M=MDR= PC,MAR,PC+C= PC,MAR,JP,RST,NJP,FT0：,例1：,JMP R0；,、MAR,ET0：,ET1：,ET2：,例2：,RST (SP)+；,FT0：,ET0：,、MAR,例3：,JMP X(PC)；,FT0：,ET0：,ET1：,位移量,ET2：,、MAR,指令流程图与操作时间表,转子指令JSR 无条件转子 在ST形成子程序入口 在ET保存返回地址，并转子程序入口,指令流程图与操作时间表,R,(R),(R)+,(PC)+,(SP)+,入口在R中,入口在M中,入口在堆栈中,指令流程图与操作时间表,ST1：,S。

13、T0：,、MAR,例：,JSR(R2)；,FT0：,ET0：,ET1：,子程序入口,、MAR,返回地址压栈,ET2：,ET3：,微命令的综合与产生 微命令逻辑条件的综合化简 归纳微命令 综合化简条件 用组合逻辑电路实现,指令流程图与操作时间表,例：,读命令R=,FT0,+MOV(ST1+ST4+),+,CPPC =,FT0,P,+,微命令的综合与产生 逻辑实现,指令流程图与操作时间表,优缺点及应用,组合逻辑控制方式 综合化简产生微命令的条件，形成逻辑式，用组合逻辑电路实现 执行指令时，由组合逻辑电路(微命令发生器)在相应时间发出所需微命令，控制有关操作 优点 产生微命令速度快,优缺点及应用,缺点 设计不规整，设计效率低 控制器核心结构零乱，不便于检查和调试 不易修改、扩展指令系统功能 应用场合 用于高速计算机 小规模计算机。