EDA
试卷
一、单项选择题
1
、
2.
基于
EDA
软件的
FPGA/CPLD
设计流程为:原理图
/HDL
文本输入→
________
→综合→适配→
__________
→编程下载→硬件测试。
A.
功能仿真
B.
时序仿真
C.
逻辑综合
D.
配置
3. IP
核在
EDA
技术和开发中具有十分重要的地位;提供用
VHDL
等硬件描
述语言描述的功能块,但不涉及实现该功能块的具体电路的
IP
核为
__________
。
A.
软
IP
B.
固
IP
【
C.
硬
IP
D.
全对
4.
综合是
EDA
设计流程的关键步骤,在下面对综合的描述中,
_________
是错误的。
A.
综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
B.
综合就是将电路的高级语言转化成低级的,可与
FPGA / CPLD
的基本结
构相映射