全数字锁相环的模拟仿真
第37卷第4期
2007年8月
微电子学
Microelectronics
Vol137,No.4Aug12007
Matlab环境下的全数字锁相环仿真模型
陈 鑫,邓小莺
(东南大学国家专用集成电路系统工程技术研究中心,南京 210096)
摘 要: 由于锁相环工作频率高,用SPICE对锁相环进行仿真,数据量大,仿真时间长。而在设计
初期,往往并不需要很精确的结果。因此,为了提高锁相环设计效率,有必要为其建立一个高效的仿真模型。在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字锁相环的仿真模型;对全数字锁相环版图进行了SPICE仿真,与该模型的仿真结果相验证。关键词: 全数字锁相环;Matlab;仿真模型
中图分类号: TN402;TN79+2 文献标识码: A(2007)0420489205
Behavioral2Environment
,DENGXiao2ying
(NationalISEngineeringResearchCenter,SoutheastUniversity,Nanjing210096,P.R.China)
Abstract: Inordertoreducedesigntime,ahighefficiencymodelisneededforPLLdesign.Basedonprevious
modelsforPLL,anewbehavioralmodelforall2digitalPLLinMatlabenvironmentispresented.AndaSPICEsimu2lationismadeonlayoutoftheall2digitalPLLforcomparison.
All2digitalphase2lockedloop;Matlab;BehavioralmodelKeywords:
EEACC: 1265Z
自从1995年[1]提出用于频率综合的全数字锁
1 引 言
最近几年,片上系统(SOC)获得了长足的发
展。作为时钟恢复电路和频率合成电路的核心部件———锁相环电路(PLL),也受到了广泛的关注。比较常见的用于频率合成的锁相环电路是电荷泵锁相环。它是数模混合电路,具有捕获范围宽,捕获时间短和线性范围大的特点。其电路结构主要包括鉴相鉴频器(PFD)、低通滤波器(LPF)、压控振荡器(VCO)和分频器四部分,如图1所示
。
相环以来,越来越多的研究者开始涉足全数字锁相环领域。与模拟锁相环相比,全数字锁相环不含无源器件、面积小,具有较强的抗噪声能力,锁定时间短,可以很方便地在各个工艺之间转换,重用性高,设计周期短。全数字锁相环的结构如图2所示[2]
。
图1 电荷泵锁相环基本框图
Fig.1 Blockdiagramofcharge2pumpPLL
图2 全数字锁相环的基本结构框图
Fig.2 Blockstructureofall2digitalPLL
收稿日期:2007201224; 定稿日期:2007203226基金项目:国家自然科学基金资助项目(60676011)