时钟表24进制HTML,24进制数字电子钟时计器、译码显示电路 具有自动清零功能

设计要求

时间以24秒为一个周期，具有自动清零功能。

前言

24进制电子数字钟是实现具有24进制清零功能的电子钟，它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极tisim9和Protel软件的操作,并进行了防真实验,在11号到15到学习制作印刷板并把领来的元器件装上电路板,15号以后调试及写课程设计报告,在这过程中主要要掌握计数、译码和显示原理的学习及焊接技术。

1.方案论证与对比

1.1方案一

一、如图1所示：首先由实验室提供震荡周期为一秒的标准秒脉冲，由74LS160采用同步清零法组成二十四进制时计数器，使用74LS48为驱动器，共阴极七段数码管作为显示器。

1.2方案二

二、如图2所示：首先由实验室提供震荡周期为一秒的标准秒脉冲，由74LS160采用异步清零法组成二十四进制时计数器，使用74LS48为驱动器，共阴极七段数码管作为显示器。

1.3两种方案的对比

相同点：两方案都正确，而且他们的基本的设计思想相同。

不同点：同步计数器中各个触发器都受同一个时钟脉冲控制，当输入计数脉冲到来时，要更新状态的触发器同时翻转。异步计数器中各个触发器没有统一的时钟脉冲，有的触发器直接受输入计数脉冲控制，有的触发器则是把其他的触发器输出用作时钟脉冲，当输入计数脉冲到来时，要更新状态的触发器，有的先翻转，有的后翻转。再者我们对异步清零电路更加了解。综合以上考虑我们选择第二种方案。

2、各功能模块设计

2.1计数器电路

集成计数器一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。本设计采用具有2片十进制同步加法计数器74LS160(图2-1-1)、一片与非门74LS00(图2-1-2)和一片非