- 博客(16)
- 收藏
- 关注
RSS订阅
原创 【FPGA】基于 黑金AX301B开发板 的数字钟设计（12小时制，带PM位显示）
【FPGA】基于 黑金AX301B开发板 的数字钟设计（12小时制，带PM位显示）
2023-11-26 21:20:31
1257
2
原创 【HDLBits习题 2】Circuit - Sequential Logic（2）Counters
【HDLBits习题 2】Circuit - Sequential Logic（2）Counters
2023-05-18 17:06:38
175
原创 【HDLBits习题 2】Circuit - Sequential Logic（1）Latches and Flip-Flops
时序逻辑电路的always块使用非阻塞赋值。areset为上升沿异步清零信号。，用于存储输入值充当下一时钟周期的前一状态；（1）设置reg型参数。
2023-05-16 16:44:57
204
1
原创 【HDLBits习题 2】Circuit - Combinational Logic（4）Karnaugh Map to Circuit
SOP使用圈1法化简（为与或式）；POS使用圈0法化简（为或与式）。先化简真值表，再进行程序编写。
2023-05-15 09:29:11
123
原创 【HDLBits习题 1】Verilog Language（2）Vectors
逻辑运算与按位运算的区别在于，逻辑运算的结果只有一位，而按位运算的结果位数保持不变。（1）串联运算符 {a, b, c} 用于通过将较小的向量串联起来以创建更大的向量。按位运算符 + 向量 = 对整个向量的值进行逻辑运算。注意：24{in[7]}是一个整体，故还需要用{}括起来。（2）串联需要知道每个向量的宽度，不允许未知宽度的常量。使用花括号{}可进行乱序赋值，各值之间用逗号隔开。（1）按位与、或运算为单符号。（2）逻辑与、或运算为双符号。，输出位数与输入位数相同；
2023-05-14 11:40:28
106
原创 【HDLBits习题 2】Circuit - Combinational Logic（3）Arithmetic Circuits
【代码】【HDLBits习题 2】Circuit - Combinational Logic（3）Arithmetic Circuits。
2023-05-11 18:06:43
117
1
原创 【HDLBits习题 2】Circuit - Combinational Logic（2）Multiplexers
【HDLBits习题 2】Circuit - Combinational Logic（2）Multiplexers
2023-05-10 12:05:20
77
1
原创 【HDLBits习题 2】Circuit - Combinational Logic（1）Basic Gates
【代码】【HDLBits习题 2】Circuit - Combinational Logic（1）Basic Gates。
2023-05-09 09:41:09
136
1
原创 【HDLBits习题 1】Verilog Language（1）Basics
【HDLBits习题 1】Verilog Language（1）Basics
2023-05-07 16:53:06
100
原创 【HDLBits习题 1】Verilog Language（5）More Verilog Features
【HDLBits习题 1】Verilog Language（5）More Verilog Features
2023-05-07 13:36:08
105
原创 【HDLBits习题 1】Verilog Language（4）Procedures
【HDLBits习题 1】Verilog Language（4）Procedures
2023-05-06 20:33:53
152
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人