c语言实现软件锁相环,锁相环系统及锁相环系统的实现方法技术方案

【技术实现步骤摘要】

本专利技术涉及一种锁相环系统，尤指一种能够降低锁相环的噪声的。

技术介绍

请参阅图1，图I为现有技术中锁相环的系统结构图，现有技术中的锁相环由鉴频鉴相器PFD、电荷泵CHP、低通滤波器LPF、压控振荡器VCO及数字分频器DIV组成，其中，鉴频鉴相器PFD用于比较输入时钟Fin和反馈时钟Fb之间的相位差，并产生电荷泵控制信号Vup、Vdn来控制电荷泵CHP ；电荷泵CHP受电荷泵控制信号Vup、Vdn的控制，对电压端Vc进行充电或放电；低通滤波器LPF用于滤除电压端Vc上的高频抖动；压控振荡器VCO受电压端Vc的控制，产生输出时钟Fout，通常设定输出时钟Fout与电压端Vc的电压值成一次线性关系；数字分频器DIV用于将输出时钟Fout进行分频后得到反馈时钟Fb。 现有技术中的锁相环系统结构存在的问题是无法同时抑制输入时钟Fin的噪声和压控振荡器VCO的相位噪声，若要抑制输入时钟Fin的噪声，必须设置环路带宽Wc〈(1/10) Fin ;若要抑制压控振荡器VCO的相位噪声，必须让环路带宽Wc越大越好，显然，环路带宽的设计通常很难同时将输入时钟Fin的噪声和压控振荡器VCO的相位噪声抑制得很好。

技术实现思路

鉴于以上内容，有必要提供一种能够同时抑制输入噪声和压控振荡器噪声的锁相环系统及锁相环系统的工作方法。—种锁相环系统,包括一输入端，一与所述输入端相连的第一鉴频鉴相器，一与所述第一鉴频鉴相器相连的第一电荷泵，一与所述第一电荷泵相连的第一低通滤波器，一与所述第一电荷泵及所述第一低通滤波器相连的第一压控振荡器，一与所述第一压控振荡器相连的第二鉴频鉴相器，一与所述第二鉴频鉴相器相连的第二电荷泵，一与所述第二电荷泵相连的第二低通滤波器，一与所述第二电荷泵及所述第二低通滤波器相连的第二压控振荡器，一与所述第二压控振荡器相连的输出端，一与所述第一鉴频鉴相器、所述第二压控振荡器及所述输出端相连的第一数字分频器，一与所述第二鉴频鉴相器、所述第二压控振荡器及所述输出端相连的第二数字分频器，其中，所述第二鉴频鉴相器、所述第二电荷泵、所述第二低通滤波器、所述第二压控振荡器及所述第二数字分频器形成了一内环环路，所述内环环路与所述第一鉴频鉴相器、所述第一电荷泵、所述第一低通滤波器及所述第一压控振荡器共同形成了一外环环路。一种锁相环系统的工作方法，包括以下步骤所述输入端输入输入时钟Fin，并与由外环环路产生的反馈时钟，即第一反馈时钟Fbl 一起作为所述第一鉴频鉴相器的输入，所述第一鉴频鉴相器将所述输入时钟Fin与所述第一反馈时钟Fbl进行相位比较，输出第一电荷泵控制信号VupUVdnl ；所述第一电荷泵控制信号Vupl、Vdnl控制所述第一电荷泵对所述第一低通滤波器进行充电或放电，以产生第一电压Vcl，同时，所述第一低通滤波器对所述第一电压Vcl进行滤波，以输出稳定的电压；所述第一电压Vcl作为所述第一压控振荡器的控制电压，所述第一压控振荡器将所述第一电压Vcl转换成内环输入时钟Fs ；所述内环输入时钟Fs与由内环环路产生的反馈时钟，即第二反馈时钟Fb2—起作为所述第二鉴频鉴相器的输入，所述第二鉴频鉴相器将所述内环输入时钟Fs与所述第二反馈时钟Fb2进行相位比较，输出第二电荷泵控制信号Vup2、Vdn2 ；所述第二电荷泵控制信号Vup2、Vdn2控制所述第二电荷泵对所述第二低通滤波器进行充电或放电，以产生第二电压Vc2，同时，所述第二低通滤波器对所述第二电压Vc2进行滤波，以输出稳定的电压；所述第二电压Vc2作为所述第二压控振荡器的控制电压，所述第二压控振荡器将所述第二电压Vc2转换成锁相环的输出时钟Fout ；·所述输出时钟Fout经过所述第二数字分频器分频得到所述第二反馈时钟Fb2，所述第二反馈时钟Fb2通过所述第二鉴频鉴相器一直与所述内环输入时钟Fs比较，逐步调节内环，直至所述第二反馈时钟Fb2和所述内环输入时钟Fs相位完全相同；所述输出时钟Fout经过所述第一数字分频器分频得到所述第一反馈时钟Fbl，所述第一反馈时钟Fbl通过所述第一鉴频鉴相器一直与所述输入时钟Fin进行相位比较，逐步调节外环，直至所述第一反馈时钟Fbl和所述输入时钟Fin相位完全相同；本专利技术锁相环系统较佳实施方式的工作原理分析如下内环由所述第二鉴频鉴相器、所述第二电荷泵、所述第二低通滤波器、所述第二压控振荡器、所述第二数字分频器组成；其中，所述第二鉴频鉴相器负责比较所述内环输入时钟Fs和所述第二反馈时钟Fb2的相位差，并产生第二电荷泵控制信号Vup2、Vdn2控制所述第二电荷泵，其中所述控制信号Vup2、Vdn2的脉冲宽度正比于所述输入时钟Fs和所述第二反馈时钟Fb2的相位差，所述第二电荷泵受所述第二电荷泵控制信号Vup2、Vdn2控制，对第二低通滤波器进行充电或放电，以产生第二电压Vc2，并控制所述第二电压Vc2升高或降低，具体为当Vup2为高电平、Vdn2为低电平时，所述第二电荷泵对所述第二低通滤波器进行充电，升高所述第二电压Vc2 ;当Vup2为低电平、Vdn2为高电平时，所述第二电荷泵对所述第二低通滤波器进行放电，降低所述第二电压Vc2 ;所述第二低通滤波器负责滤除所述第二电压Vc2上的高频抖动；所述第二压控振荡器受所述第二电压Vc2控制，以产生输出时钟Fout，通常设定所述输出时钟Fout与所述第二电压Vc2成一次线性关系；所述第二数字分频器负责将所述输出时钟Fout进行分频后得到所述第二反馈时钟Fb2，设定所述第二数字分频器的分频比为N2 ；由于内环输入时钟Fs通常较高，故所述环路的环路带宽可以设置为较高值；现设所述环路的环路增益为” y、 ▲ (s + wl)H2(S)=- s (s + w2)其中A2为内环的低频增益，wl为内环环路的零点，w2为内环环路的极点；由于wl、w2较大，且内环环路带宽Wc2与wl、w2成正比，即内环环路带宽Wc2也较大，从而具有快速响应的特点，可以更好的抑制来自第二压控振荡器VC02的相位噪声；同时由于内环输入时钟Fs的频率较高，故即使设置环路带宽Wc2〈(1/10) Fs，此时的内环环路带宽Wc2也是很大的。外环由所述第一鉴频鉴相器、所述第一电荷泵、所述第一低通滤波器、所述第一压控振荡器、所述第一数字分频器和内环组成；其中，所述第一鉴频鉴相器负责比较所述输入时钟Fin和所述第一反馈时钟Fbl的相位差，并产生第一电荷泵控制信号Vupl、Vdnl控制所述第一电荷泵；其中所述控制信号Vupl、Vdnl的脉冲宽度正比于所述输入时钟Fin和所述第一反馈时钟Fbl的相位差，所述第一电荷泵受所述第一电荷泵控制信号Vupl、Vdnl控制，对第一低通滤波器进行充电或放电，以产生第一电压Vcl,并控制所述第一电压Vcl 升高或降低，具体为当Vupl为高电平、Vdnl为低电平时，所述第一电荷泵对所述第一低通滤波器进行充电，升高所述第一电压Vcl ;iVupl为低电平、Vdnl为高电平时，所述第一电荷泵对所述第一低通滤波器进行放电，降低所述第一电压Vcl ;所述第一低通滤波器负责滤除所述第一电压Vcl上的高频抖动；所述第一压控振荡器受所述第一电压Vcl控制，以产生内环输出时钟Fs,通常设定所述内环输出时钟Fs与所述第一电本文档来自技高网...