微型计算机中断软件系统结构流程图,微机原理课件_第七章_微型计算机中断系统.ppt...

微机原理课件_第七章_微型计算机中断系统

3. 矢量中断优先级 矢量中断优先级的设置是采用中断优先级控制器。图7-9 给出了它的典型设计原理框图。 外设可以有8个中断请求IR0～IR7送入中断请求寄存器， 中断屏蔽寄存器可由用户设置屏蔽某几位的中断请求。中断优 先级管理逻辑电路判别出最高优先级中断请求，将其中断级转 换成3位码，送到中断类型寄存器的低3位及当前中断服务寄存 器。此后，中断优先级控制器向CPU发出中断请求信号，CPU 开中断时，CPU发出中断响应信号，如上所述开始一个中断处 理过程。中断处理结束引起中断服务寄存器对应为清0，级别 较低的中断请求才能得到响应。 图7-9 矢量中断 优先级控制器 的原理图 二、中断嵌套 IBM PC机没有规定中断嵌套的深度，但使用中受到堆 栈容量的限制，必须要有足够的堆栈单元来保存多重中断的断 点及寄存器。8259A在完全嵌套优先级工作方式下，中断优先 次序为IR0、IR1…IR7，图7-10图示了中断嵌套序列的例子。 图7-10 中断嵌套序列 7-4 可编程中断控制器8259A 一、功能和引脚 8259A是8086/8088系列的可编程中断控制器，它的主要 功能是： (1)具有8级优先级控制，通过级联可以扩展到64级优先级； (2)每一级中断可由程序单独屏蔽或允许； (3)可提供中断类型号传送给CPU； (4)可以通过编程选择多种不同工作方式。 8259A是28个引脚的双列直插式芯片，其引脚图和内部 结构框图如图7-11所示。 图7-11 8259A芯片引脚图 D7～D0：双向数据线，三态，它直接或通过总线驱动器与系 统的数据总线相连。 IR7～IR0：外设的中断请求信号输入端，输入，中断请求信号 可以是电平触发或边沿触发。中断级联时，连接8259A从片INT 端。 INT ：向CPU发出的中断请求信号，输出，与CPU的INTR端 相连。 ：读命令信号，输入，低电平有效，用来控制数据由8259A 读到CPU。 ：写命令信号，输入，低电平有效，用来控制数据由CPU 写到8259A。 ：片选信号，输入，通过译码电路与高位地址总线相连。 A0 ：选择8259A的两个端口，输入，连低位地址线。 ：CPU给8259A的中断响应信号，输入。 8259A要求两个 负脉冲的中断响应信号，第一个是CPU响应中断的信号， 第二个 结束后，CPU读取8259A送去的中断类型号。 CAS2~CAS0：双向级联信号线。 8259A作主片时，为输出线，作从片时，为输入线。与 配合实现8259A级联。 ：编程/双向使能缓冲。作为输入使用时，用来决定本 片8259A是主片还是从片；若 =1，则为主片；若 =0，则为从片。作为输出使用时，启动8259A到CPU之间的数据总线驱动器。 作为输入还是输出，决定于 8259A是否采用缓冲方式工作，若采用缓冲方式工作，则 作为输出，若采用非缓冲方式， 作为输入。 二、内部结构 1. 数据总线缓冲器 数据总线缓冲器是8位双向三态缓冲器，是8259A与系统 数据总线接口，通常连接到低8位数据总线D7～D0。CPU编程 控制字写入8259A、8259A的状态信息读出以及中断响应时8259A 送出的中断类型号，都经过它传送。 2. 读写控制电路 读写控制电路接收CPU送来的读/写信号 、 ，片选 信号 及端口选择信号A0。高位地址译码后送 作片选信号。 A0连地址总线A0或A1，用来选择8259A的两个I/O端口，一个为 奇地址，一个为偶地址。读写操作由这4个信号控制来实现的， 使8259A接收CPU送来的初始化命令字(ICW)和操作命令字 (OCW)，或将内部状态信息送给CPU。 、 、 、A0 的控制作用见表7-2。表7-2中D4、D3代表控制字的第4位和第3位。 表7-2 8259A的读写功能 在IBM PC/XT机中用A9～A1译码来产生 信号，组合 为00001××××，产生I/O端口地址为20H～3FH，共32个。 而8259A只需要两个I/O端口地址，IBM PC/XT取20H、21H两 个地址在编程时使用。但其他30地址为映像地址，不可能再分 配给其他I/O设