计算机组成 课程设计报告
计算机组成原理课程设计报告
姓 名:
班 级:
学 号:
指导老师:
2016年 6月31日
目 录
第一章 背景知识与课设任务概述1
1.1课设目的1
1.2课设任务1
1.211
1.221
1.232
1.242
1.252
第二章 课设内容3
2.1指令的执行流程3
2.1.13
2.1.24
2.1.35
2.2存储器6
2.2.16
2.3运算器7
2.3.17
2.4硬件系统组成12
2.4.112
2.5运算器的组成及设计16
第三章 个人总结20
第四章 参考文献21
第一章 背景知识与课设任务概述
1.1课设目的
通过课程设计,掌握计算机硬件的基本工作原理,并能利用所学知识,完成课设内容。理解计算机基本构造以及微观操作。对指令在计算机内部的执行过程进行深入了解,掌握存储器中的地址变换等。
1.2课设任务
1.21
参考给出的或者课本上的计算机的硬件(应有中断功能)组成,写出完成下面给定的指令格式的指令的执行流程;
(1)
“异或” 指令的指令格式
DR SR
(2)
操作码 DR SR
(3)以下五条机器指令为选做题目,给出指令执行流程(选做要求:(组号 mod 5)+1=红色题目编号):IN(输入)、ADD(二进制加法)、STA(存数)、OUT(输出)、JMP(无条件转移),其指令格式如下:
助记符 机器指令码 说明
OUT addr 0011 0000 ×××× [addr] (BUS
1.22
(三)某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/(读/写), (访存),要求:(1) 画出地址译码方案。(2) 将ROM与RAM同CPU连接。
1.23
设计计算机运算器(包括逻辑框图与指令系统,以及各指令的微程序流程图)
2.1.1
累加器内容完成“异或”运算
“异或” 指令的指令格式
DR SR
设双总线结构机器的数据通路如下图
IR:指令寄存器PC:程序计数器(指向下一条指令) M:主存
AR:地址寄存器 DR:数据缓冲寄存器
G:控制门电路 ALU:算数逻辑单元
这条指令实现将目标寄存器R0-R3的内容取出送入ALU,进行异或运算并将结果输出的功能
1、取指周期:
T1:PC—>AR ;将PC(程序计数器)的内容传给AR(地址寄存器)
T2:M—>DR ;由AR(地址寄存器)规定的存储单元的内容(当前指令)传送到DR(目标寄存器)
PC
T3: DR—>IR ;DR(目标寄存器)的内容传送到IR(指令寄存器)
2、执行周期:
T1:R0—>X R1—>Y ; 将R0、R1中的操作数赋值给XY
T2:X⊕Y—>R0 ; 将X、Y做异或运算之后存入R0
T3: ALU OUT;从ALU中将R0输出
指令周期流程图如下:
2.1.2
把一个内存单元中的内容读到所选择的一个累加器中。
操作码 DR SR
1、取值周期:
T1:PC—>AR ;将PC(程序计数器)的内容传给AR(地址寄存器)
T2:M—>DR ;由AR(地址寄存器)规定的存储单元的内容(当前指令)传送到DR(目标寄存器)
PC
T3: DR—>IR ;DR(目标寄存器)的内容传送到IR(指令寄存器)
2、执行周期:
T1:M
DR
AC
指令周期流程图如下
2.1.3
以下五条机器指令为选做题目,给出指令执行流程(选做要求:(组号 mod 5)+1=红色题目编号):IN(输入)、ADD(二进制加法)、STA(存数)、OUT(输出)、JMP(无条件转移),其指令格式如下:
助记符 机器指令码 说明
OUT addr 0011 0000 ×××× [