1.0 引言

许多工业、测试和测量、通信应用都要求高精度的时钟信号以便同步控制信号和捕捉数据等。在标准以太网中应用的IEEE 1588精密时间协议（PTP）为传播主时钟时序给系统中的许多结点提供了一种方法。当前的实现方法单纯依靠软件，或软件和FPGA或ASIC的混合。尽管用这些实现方法的结点能基于主时钟来产生时钟输出信号，但这样的信号精度不足以满足系统对极低的时钟抖动的要求。此外，系统上的时钟相位对准也有严格要求。DP83640精密PHYTER提供了这两个问题的解决方案。本应用注释适用于产品DP83640。

2.0 背景

DP83640包括一个高度可配置的时钟输出信号，其与内置的IEEE 1588时钟谐振。注意到谐振意味着频率相同而相位则不必相同。这个时钟的标称频率是250 MHz的整除结果，例如250 MHz/N，其中N为从2到255的整数。因此标称频率取980.4 kHz到125 MHz之间的离散值。

DP83640采用软件辅助的速率纠正来限制本地时钟和主参考时钟之间的频率失调。最终输出频率结合的速率纠正参数（例如ppm失调）与内置IEEE 1588时钟时序上的相同。因为速率纠正的单位是亚毫微秒（1亚毫微秒＝2-32纳秒），对时钟输出频率进行精细调谐（达十亿分之一的数量级）。

除了固定速率纠正以外，对速率纠正编程使其工作在某特定值，持续时间短达1/2秒（一个“临时速率”）。在临时速率持续时间结束后，速率纠正返回至固定速率纠正值。通过在短时时间隔内纠正额外的频率失调，时钟输出信号不会在频率或者相位上表现出离散阶跃。DP83640也提供了一种使时钟输出信号相位对准主时钟相位的方法。与采用8 ns离散精度产生的器件触发输出不同，时钟输出由可调谐的模拟源，即频率控制振荡器（FCO）或相位产生模块（PGM）来产生。默认情况为，在上电时激活时钟输出，工作频率为25MHz，但是1588逻辑，包括1588时钟，必须在工作前作初始化。因此时钟输出和1588主时钟之间的初始相位关系是未知的。然而，明智地使用DP83640的特性可使时钟输出相位对准1588时钟的相位。

两种1588时钟源各有优点。FCO方法提供了更好的抖动性能，但纠正范围较小，而且为了在链接丢失事件发生时保留时钟相位，在使用上有所限制。PGM方法没有上述限制并能提供较大的纠正范围，但其长时间抖动性能不如FCO方法那么好。

3.0 理论

3.1 速率纠正

IEEE 1588时钟输出速率纠正功能利用了与内置1588时钟相同的逻辑。DP83640包括26位速率纠正参数，以每个参考时钟周期内的亚毫微秒数为单位。在软件控制下，当本地参考时钟比主时钟运行较慢时，速率纠正为正值，当本地参考时钟比主时钟运行更快时，速率纠正表现为负值。以每8纳秒时钟周期1亚毫微秒的速率纠正间隔&