uvm_reg_defines——寄存器模型（四）

文件：

src/marcos/uvm_reg_defines

类：

无

 

　　该文件是寄存器模型src/reg/* 文件对于的宏文件，主要定义了寄存器地址位宽，寄存器数据位宽，字节的大小。计算机从最初的8，发展到16bit(过度阶段)， 到32bit, 目前的主流是64bit(AMD 烧起来64位计算机的这把火)。

//------------------------
// File: Register Defines
//------------------------

// Macro: `UVM_REG_ADDR_WIDTH
//
// Maximum address width in bits
//
// Default value is 64. Used to define the <uvm_reg_addr_t> type.
//
`ifndef UVM_REG_ADDR_WIDTH
 `define UVM_REG_ADDR_WIDTH 64
`endif


// Macro: `UVM_REG_DATA_WIDTH
//
// Maximum data width in bits
//
// Default value is 64. Used to define the <uvm_reg_data_t> type.
//
`ifndef UVM_REG_DATA_WIDTH
 `define UVM_REG_DATA_WIDTH 64
`endif


// Macro: `UVM_REG_BYTENABLE_WIDTH
//
// Maximum number of byte enable bits
//
// Default value is one per byte in <`UVM_REG_DATA_WIDTH>.
// Used to define the <uvm_reg_byte_en_t> type.
//
`ifndef UVM_REG_BYTENABLE_WIDTH 
  `define UVM_REG_BYTENABLE_WIDTH ((`UVM_REG_DATA_WIDTH-1)/8+1) 
`endif


// Macro: `UVM_REG_CVR_WIDTH
//
// Maximum number of bits in a <uvm_reg_cvr_t> coverage model set.
//
// Default value is 32.
//
`ifndef UVM_REG_CVR_WIDTH
 `define UVM_REG_CVR_WIDTH 32
`endif

 

问题：

　　寄存器模型的覆盖率是什么？

转载于:https://www.cnblogs.com/dpc525/p/8025060.html