南邮通达计算机组成,计算机组成习题课(南邮)

《计算机组成习题课(南邮)》由会员分享，可在线阅读，更多相关《计算机组成习题课(南邮)(37页珍藏版)》请在人人文库网上搜索。

1、计算机组成 习题课 1. 两个数7E5H和4D3H相加，得()。 2. 用8421码表示的两个A和B分别为0011 1000和0010 0011，则A+B的结果为()。 3. 若十进制数为12.5，则其八进制数为()。 4. 下列校验码中，偶校验正确的有()。 A. 110111 B. 001011 C. 010011 D. 100111 5. 浮点数格式如下：1位阶符，3位阶码，1数符， 5位尾数。若阶码用移码，尾数用补码表示，则浮 点数所能表示数的范围是()。 6. IEEE 754标准中的单精度浮点数格式表示一 个数为96E00000H，则该数的值是 7. 按照IEEE 754标准规定的。

2、32位浮点数 4234C000H对应的十进制数是()。 8. 设机器字长为32位，一个容量为16MB的存储 器，CPU按字节寻址，其可寻址的单元数是()。 9.某指令系统有60条指令，操作码采用固定长度 二进制编码，最少需要用()位。 10.下列各种数制的数中，最小的数是()。 A. (1110)2 B. (10101)BCD C. (52)8 D. (233)16 11. 一个8位无符号二进制数的表示范围是()。 12. 下列编码中，()是合法的8421码。 A. 1001 1001 B. 1100 0001 C. 0111 1010 D. 1011 0101 13. 传送采用奇校验的ASC。

3、II码，当收到的数据 位为10101001时，可以断定()。 A.未出错 B.出现偶数位错 C.未出错或出现偶数位错 D.出现奇数位错 14. 如果浮点数的尾数用补码表示，则下列() 中的尾数是规格化数形式。 A. 1.11000 B. 0.01110 C. 1.01010 D. 0.00010 15. 加法器中每一位的进位生成信号为()。 A. Ai Bi B. AiBi C. AiBi+AiCi+BiCi D. Ai + Bi + Ci 16. 设机器字长32位，存储容量256MB，若按 机器字编址，它可寻址的单元数是()。 17. 在Cache和主存构成的两级存储体系中，假 设Cache。

4、的存取时间是100ns，主存的存取时间 为500ns，如果希望有效(平均)存取时间不超 过Cache存取时间的120%，则Cache的命中率 至少应为()。 A.90%B.95% C.80%D.99% 18. 某存储器容量为32K16位，则()。 A. 地址线为16根，数据线为32根 B. 地址线为32根，数据线为16根 C. 地址线为15根，数据线为16根 D. 地址线为15根，数据线为32根 19. 在三种集中式总线控制中，链式查询；计数器 定时查询；独立请求的特点。 20.堆栈寻址方式中，设A为累加器，SP为堆栈指 示器，Msp为SP指示的栈顶单元。如果进栈操作 的动作是：(A)Msp，。

5、(SP)-1SP，那么出栈 操作的动作应为()。 A. (Msp) A (SP)+1SP B. (SP)+1SP，(Msp) A C. (SP)-1SP，(Msp) A D. (Msp) A，(SP)-1SP 21. 假定用若干个2k4位的芯片组成一个8k8 位的存储器，则地址0B1FH所在芯片的最小地址 是()。 22. 16片2k4位的存储器可以设计为()存储容 量的16位存储器。 23. 地址总线A0(高位)A15(低位)，用 4k4位的存储芯片组成16KB存储器，则产生片 选信号的译码器的输入地址线应该是()？ 24. 某存储系统中，主存容量是cache容量的4096 倍，cache被。

6、分成了64个块，当主存地址和 cache地址采用直接映射方式时，地址映射表的 大小应为()。(假设不考虑替换算法位) 25. 某存储系统中，主存容量是cache容量的4096 倍，cache被分成了64个块，当主存地址和 cache地址采用直接映射方式时，地址映射表的 大小应为()。(假设不考虑替换算法位) 简答题 1. 设 X补 = 0.1011、Y补 = 1.1110，求 X+Y补 和 X-Y补 的值。 简答题 2. 证明：在定点小数表示中，X补 + Y补 = 2 + (X + Y) = X + Y补 简答题 3. 某个Cache的容量大小为64KB，块大小为 128B，且是四路组相联Ca。

7、che，采用组内全相联， 组间直接映像方式。主存使用32位地址，按字节 编址。则1)该Cache共有多少块？多少组？2)该 Cache的标记矩阵中需要多少标记项？每个标记 项中标记位长度是多少？ 简答题 4. 某机的机器字长为16位，主存按字编址，指令 格式如下： 其中，D为位移量；X为寻址特征位。X=00：直 接寻址；X=01：用变址寄存器X1进行变址； X=10：用变址寄存器X2进行变址；X=11：相 对寻址。设(PC)=1234H，(X1)=0037H， (X2)=1122H，请确定下列指令的有效地址： 4420H 2244H 1322H 3521H 简答题 5. 某总线的时钟频率为66。

8、MHz，在一个64位总 线中，总线数据传输的周期是7个时钟周期传输6 个字的数据块。 1) 总线的数据传输率是多少？ 2) 如果不改变数据块的大小，而是将时钟频率减 半，这时总线的数据传输率是多少？ 简答题 6.一个两级存储器系统有8个磁盘上的虚拟页面需 要映像到主存中的4个页中。某程序生成以下访存 页面序列： 1,0,2,2,1,7,6,7,0,1,2,0,3,0,4,5,1,5,2,4,5,6, 7,6,7,2,4,2,7,3。 采用LRU替换策略，设初始时主存为空。 1) 画出每个页号访问请求之后存放在主存中的位 置。 2) 计算主存的命中率。 简答题 7. 在一个36位长的指令系统中，。

9、设计一个扩展操 作码，使之能表示下列指令： 1) 7条具有两个15位地址和一个3位地址的指令 2) 500条具有一个15位地址和一个3位地址的指 令 3) 50条无地址指令 简答题 8. 某计算机的主存地址位数为32位，按字节编址。 假设数据Cache中最多存放128个主存块，采用 四路组相联方式，即组内全相联，组间直接映像 方式。块大小为64B，每块设置了1位有效位。采 用一次性回写策略，为此每块设置了1位脏位。要 求： 1) 分别指出主存地址中组号、组内块号和块 内地址三部分的位置和位数；2) 计算该数据 Cache的总位数。 论述题 1. 如下图所示静态RAM的一位存储单元通常是由 时序。

10、电路S-R锁存器为核心加上一些组成电路构 成的。试根据S-R锁存器的内部电路图给出输 入输出真值表，其中S、R、C、 和 应 该作为输入信号，而 和 是输出信号， t表示不同时刻；分析作为SRAM存储单元中的 地址选择信号select和S-R锁存器间中的控制信 号C分别所起到的作用，以及两者之间的关系。 ( )Q t ( )Q t (1)Q t (1)Q t 论述题 1. 论述题 2. 一位全加器执行一位二进制的加法运算：Ai + Bi + Ci-1 = Si (Ci)。其中Ai和Bi表示参与加法运 算的两个一位二进制数，Ci-1表示低位的进位结果， Si表示本位的和，Ci表示向高位的进位。试写 出一位全加器的真值表；简化一位全加器的逻 辑方程(需要有推导过程)；画出与简化的逻 辑方程对应的门电路图。。