【无标题】
Xilinx FIFO使用总结FIFO是我们在FPGA开发中经常用到的模块,在数据缓存和跨时钟域同步等都会有涉及。在实际工程使用前,我们需要熟悉掌握FIFO IP的配置过程及时序特点。下面对xilinx的FIFO IP在vivado下的配置过程,以及主要信号的时序关系总结如下。其中,FIFO为同步FIFO,位宽为16bit,深度为128。一、配置过程1、首先,选择native类型的FIFO,然后选择common clock block RAM,即采用读写采用相同时钟的块RAM,如果FIFO深度小