Makefile指导手册

    Make 在执行的时候，要需要一个Makefile的文件，Makefile文件主要描述了一个工程编译的，连接的规则。就像链子一样，一个连着一个，makefile所需要做的就是判断那些文件需要连接编译，哪些不需要编译。

举个例子:

    hello:test2.o test3.o

    test2.o:test2.c

        gcc -c test2.c

    test3.o:test3.c

        gcc -c test3.c

    .PHONE:clean

    clean:

    rm -rf  test2.o test3.o

 

Makefile的规则

Target ：prerequisites

Command

目标? 依赖？命令？

~                       make文件变量

在makefile中，存在系统默认的自动化变量

1、$^:代表所有的依赖文件

2、$@:代表目标

3、$<:代表第一个依赖文件

Hello:main.o func1.o func2.o

gcc main.o func1.o func2.o -o hello

=>

Hello:main.o func1.o func2.o

gcc $^ -o $@

******************************************************