【黑金动力社区】【FPGA黑金开发板】Verilog HDL的礼物 - Verilog HDL扫盲文

声明：本文为原创作品，版权归akuei2及黑金动力社区共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/

目录

目录         02

第0章  Verilog HDL语言扫盲文         03

0.01  各种的HDL语言         03

0.02  HDL语言的层次         03      

0.03  RTL级和组合逻辑级         04

0.04  Verilog HDL语言真的那么难掌握？         05

0.05  高级语言和Verilog HDL语言的区别         06

0.06  什么是Verilog HDL语言的时序？         07

0.07  Verilog HDL的综合语言         08

0.08  关于参考书和笔者的笔记         13

0.09  不要带偏见去学习Verilog HDL语言         14

0.10  单文件主义         15

0.11  Verilog HDL语言结构简介         17

0.12  Verilog HDL语言使用规则（方法）简介         19

0.13  认识RTL级设计（建模）         23

0.14  过渡中，沉住气！朋友！         25

总结         26

============================================

Okay~ 你们千万不要被笔者骗感情了~ 觉得怎么笔者倒退学习了？

这确实是扫盲文！而且是赤裸裸为那些新手和入门者准备的 ...

好了，不多话了，还要忙着呢！收下吧~

一个新系列的笔记有开始鼓动中 ....

下载地址：

http://files.cnblogs.com/kingst/VerilogHDL%E6%89%AB%E7%9B%B2%E6%96%87.pdf