Makefile三个有用变量$@,$^,$<

$@:目标文件

$^:所有的依赖文件

$<:第一个依赖文件

使用上面三个变量就可以简化我们的Makefile文件：

#简化后的Makefile

main : main.o log.o test_log.o

gcc –o $@ $^

main.o : main.c log.h test_log.h

gcc –c $<

log.o : log.c log.h

gcc –c $<

test_log.o : test_log.c test_log.h

gcc –c $<

.PHONY : clean

clean :

rm *.o main

转载于:https://www.cnblogs.com/wanhuan/p/5723448.html