02325计算机系统结构202010,02325计算机系统结构复习资料(20210101195555).pdf

=4*(nd+s'+s)*Q=4*(8+2 各字段对应关系 ( 标出位数 ) 发生块争用的时刻 ;

s)*2^(6-s)=(8+2s)*2^( 图; (5) 对 于 (3), 求 出 此 期 间

8-s) 。 (2) 画出主存、 Cache 空间块 Cache 的命中率。

note ： 的映象对应关系示意图 ; 解答： (1) 主存地址、

若认为相等比较电路的 (3) 对于如下主存块地址流： Cache 地址的各字段的位数

个 数 = 组

内块数，

则相联目

录表的行

数 =2^4 ，

每个比较

电路的位

数 =10 ，

相联目录

表的总位

数 =12*2^6 。 及其对应关系如下图所示

1,2,4,1,3,7,0,1,2,5,4

,6,4,7,2, 如主存中内容一

12. 有一个 Cache 存储器。 主

存共分 8

个 块

(0~7),Cache 为 4 个 块 (2) 主存块、 Cache 块的映象

开始未装入 Cache 中，请列出

(0~3), 采用组相联映象，组 对应关系如下图所示

Cache 中各块随时间的使用

内块数为 2 块，替换算法为近 (3)Cache 中各块随时

状况 ;

期最少使用算法 (LRU) 。 间的使用状况如下图所示。图

(1) 画出主存、 Cache 地址的 (4) 对于 (3), 指出块失效又 中标 * 号的是候选替换块的块

19 / 38

号， H：命中 ;R ：替换 ;L ：失 Cache 的命中率 Hc 上升，从 处理机

效。 而 使 ta 下 降 ， 从 而 提 高 因机器语言程序中邻近

Cache 的等效访问速度。 指令之间出现了关联，为防止

(4) 发生块失效又发生块争 (4) 增大块的大小 ( 组的 出错不让它们同时被解释的现

用的时刻有 6 、7 、9 、10 、11 、 大小和 Cache 总容量不变 ) 一 象，称为相关。数据相关是指

12 、14 、 15 。 般将使 ta 下降，从而提高 相邻指令的数据地址之间有关

(5)Cache 的块命中率 Cache 的等效访问速度。 联。指令相关是因为指令在程

Hc=3/15=0.2 。 (5) 提高 Cache 本身器 序的执行过程中允许被修改造

剖析： 件的访问速度一般将缩短 ta ， 成的。

由于主存块、 Cache 块 从而提高 Cache 的等效访问 多功能静态流水线， 在同

之间存在上述的映象对应关 速度。 一时间段内该流水线的各功能

系，主存的第 0 、 1 、4 、5 块 段之间只能按一种功能进行联

只 能 映 象 装 入 或