计算机组成 恢复余数法,恢复余数法定点原码一位除法器设计方案.doc

PAGE

****************

课 程 设 计 报 告

课程设计名称：计算机组成原理课程设计

课程设计题目：恢复余数法定点原码一位除法器的设计

院(系)：*************

专 业：*************

班 级：*************

学 号：*************

姓 名：*************

指导教师：*************

完成日期：*************

*************课程设计报告

目 录

TOC \o "1-3" \h \z HYPERLINK \l "_Toc251262195" 第1章 总体设计方案 PAGEREF _Toc251262195 \h 1

HYPERLINK \l "_Toc251262196" 1.1 设计原理 PAGEREF _Toc251262196 \h 1

HYPERLINK \l "_Toc251262197" 1.2 设计思路 PAGEREF _Toc251262197 \h 1

HYPERLINK \l "_Toc251262198" 1.3 设计环境 PAGEREF _Toc251262198 \h 3

HYPERLINK \l "_Toc251262199" 第2章 详细设计方案 PAGEREF _Toc251262199 \h 4

HYPERLINK \l "_Toc251262200" 2.1 顶层方案图的设计与实现 PAGEREF _Toc251262200 \h 4

HYPERLINK \l "_Toc251262201" 2.1.1创建顶层图形设计文件 PAGEREF _Toc251262201 \h 4

HYPERLINK \l "_Toc251262202" 2.1.2器件的选择与引脚锁定 PAGEREF _Toc251262202 \h 5

HYPERLINK \l "_Toc251262203" 2.1.3 编译、综合、适配 PAGEREF _Toc251262203 \h 6

HYPERLINK \l "_Toc251262204" 2.2 功能模块的设计与实现 PAGEREF _Toc251262204 \h 6

HYPERLINK \l "_Toc251262205" 2.2.1寄存器模块的设计与实现 PAGEREF _Toc251262205 \h 6

HYPERLINK \l "_Toc251262206" 2.2.2数据选择器模块的设计与实现 PAGEREF _Toc251262206 \h 8

HYPERLINK \l "_Toc251262207" 2.2.3补码器模块的设计与实现 PAGEREF _Toc251262207 \h 12

HYPERLINK \l "_Toc251262208" 2.2.4加法器模块的设计与实现 PAGEREF _Toc251262208 \h 13

HYPERLINK \l "_Toc251262209" 2.2.5移位寄存器模块的设计与实现 PAGEREF _Toc251262209 \h 15

HYPERLINK \l "_Toc251262210" 2.3 仿真调试 PAGEREF _Toc251262210 \h 18

HYPERLINK \l "_Toc251262211" 第3章 编程下载与硬件测试 PAGEREF _Toc251262211 \h 20

HYPERLINK \l "_Toc251262212" 3.1 编程下载 PAGEREF _Toc251262212 \h 20

HYPERLINK \l "_Toc251262213" 3.2 硬件测试及结果分析 PAGEREF _Toc251262213 \h 20

HYPERLINK \l "_Toc251262214" 参考文献 PAGEREF _Toc251262214 \h 22

HYPERLINK \l "_Toc251262215" 附 录(电路原理图) PAGEREF _Toc251262215 \h 23

***********课程设计报告 第1章 总体设计方案 KEYWORDS \* MERGEFORMAT

第1章 总体设计方案

1.1 设计原理

定点原码一位除法器的原理是根据人工进行二进制除法的规则：判断被除数与除数的大小，若被除数小，则上商0，并在余数最低位补0，再用余数和右移一位的除数比，若够除，则上商1，否则上商0。然后继续重复上述步骤，直到