微型计算机系统教学设计,微机原理教案3

1、 第三章 存储器 难点和重点 1 静态RAM芯片组的连接当用SRAM芯片组成芯片组，进而和CPU相连时，首先要搞清楚RAM总容量和单片容量的关系；然后，应区分片内地址线和片选地址线，最后，将片内地址线、数据线与系统总线相应地一一相连，并将片选地址线经译码后与片选信号相连。其步骤举例说明如下： (l)已知单片容量为 N1m 1( N1个字，每字m1位)，要求总容量为Nm ( N个字，每字m位)，则一个芯片组的容量为 N1m，共需m/m1个单片，要达到Nm的总容量，共需N/N1个芯片组，即11mmNN个RAM芯片。 (2)由于单片容量为N1m1，芯片组容量为N1m，则片内地址线为log2N1=P1根，数据线为m根(8位或16位)。将它们分别与系统总线中的A0AP1一1及D0Dm一1；相连。同时，将读/写控制信号R/W(或WE)与系统总线的RD(或WR)相连。 (3) 由于总容量为Nm，则片选地址线为log2N一log2N1=(P一P1)根，应为系统总线的AP1一AP-1，将这(P一P1)根片选地址线译码后分别与各芯片组的片选端相连。如用 2114 芯片组成 4096x8 存储容量，则分析步。

2、骤如下： 2114芯片容量为1K4，总容量为4 K8，即N1= IK , m1=4、N = 4K、m=8，故一个芯片组的容量为1K8，需2个2114。 4 K8总容量共需4141=KKNN个芯片组，即需 82411=mmNN个2114芯片。 片内(既组内)地址线为P1= log2N1= log21024=10。芯片组数据线为8根，它们分别与系统总线的A0A9及D0D7相连。此外，WE与系统总线的WR相连。 片选地址线为(P一Pl= log24096一log21 024 ) 2 根，应为系统总线的A10、A11。A10、A11经译码产生4个译码信号分别与4个芯片组的CS端相连。 2 动态存储器的连接与再生 微机系统中对DRAM进行再生操作时，不管系统中有多少1 个DAM芯片，每次均对所有芯片的同一行再生。因而，单片DRAM有多少行，就分多少次进行再生。若题中只给出单片容量，没有给出行列数，则按行数等于列数考虑。如对如下DRAM芯片组进行再生时。再生次数分析情况为 1)由4 K1DRAM 芯片组成16K8位存储器 由于单片容量为4Kl，可看成64行、64列，故需64次就可再生完毕。再生计数。

3、器由6位触发器组成。 2)由4K1DRAM芯片组成64K8位存储器 由于单片容量也为4Kl，故分析情况同1)。 3)由16K1DRAM芯片组成64K8位存储器 由于单片容量为16K1，可看成128行、128列，故需，128次就可再生完毕。再生计数器由7位触发器组成。 38086的存储器编址及寻址 8086有16根数据线，而对存储器的编址却是按字节编址的，因此它将一个1M字节存储体分为两个库，每个库的容量都是512K字节其中所有奇地址单元都和数据总线D15D8相连，构成高位字节库或奇地址库，并用BHE信号低电平作为此库的选择信号，另一个库和数据总线D7D0相连接，由偶地址单元组成，称为低位字节库或偶地址库，利用地址线A0=0(低电平)作为此库的选择信号。BHE=0表示选中高字节库，A0=0则表示选中低字节库，因此是进行一个字操作，而且是一个偶地址的字(A0=0)，即对于一个规则字而言操作一次只需一个总线周期；而对一个非规则字就需要两个总线周期才能完成。在第一个总线周期中，CPU存数时将这个字的低位字节送到奇地址库中，而在取数时将这个数的低位字节从奇地址库中读出 ( A0=1, BHE=0。

4、) ，然后再将存储器地址加 1，使A0=0，选中偶地址库。在第二个总线周期，CPU存数时，将高位字节存入低位库内存单元中，或在取数时从低位库取出高位字节数据。8086CPU会自动完成对非规则字的存取操作，只是多用一个总线周期，所以为了提高程序运行速度尽量使用规则字。如CPU执行已在指令队列中的INC BX(BX=3451H)指令时，就需要四个总线周期(取数和写数各两个总线周期)，而若BX为偶数，同样是进行字加1的操作，却只孺要两个总线周期。对于 8088CPU而言，所有的字都需要两个总线周期。 3.1 存储器的概述 2 3.1.1 存储器的分类 一、存储器的分类按物理介质的不同，存储器的分类可归纳1激光存储器器 2磁存储器(软磁盘存储器 、硬磁盘存储器) 3半导体存储器 4纸存储器 存储器的分级按与 CPU 的关系存储器可分为 5 级： (1) CPU内部的通用寄存器，具有最高的工作速度。 (2)高速缓冲存储器，用于高性能微机系统中，存放访问最频繁的程序和数据。采用 ECL 、 I2L等工艺，容量为数十K数百 K 字节，存取时间在100 ns 以下。 (3)主存储器，也称内存储器或短期。

5、存储器，是CPU能直接访问的存储器。16位微机的内存容量多为几百长到数M字节，存取时间为100ns到几百ns。采用器件为半导体ROM、 RAM 。(4)中期存储器由软磁盘、硬磁盘等组成，容量为几百K几百G字节，寻址时间为若干mS 。 (5)长期存储器只是间隔地进行访问，由大型磁盘组或激光存储器组成，容量为几亿字节以上。 上述导个级别存储器并不是每个微机系统都必须具备的，主要应根据应用要求和CPU的性能确定。 3.1.2 半导体存储器的分类 盘盘、硬盘、软盘、磁带、光外部存储器(半导体存储器)内部存储器存储器USRAMSRAMRAMPROMEEPROMPROMROM2 3.1.3 半导体存储器的结构 1231321 2数据输出A332R/W0EA0A9数据输入A1A2A6A7A4A5A831行选择32行乘32列列译码和I/O控制3 模块1模块2模块N系统总线3.1.4 选择半导体存储器几项主要技术指标 3 存储器的性能指标存储器共有五个性能指标： (l)存储容量=字数字长。 (2)最大存取时间，内存储器从接收、寻找存储单元地址码开始，到它取出或存入数码为止所需的时间称为存取时间，该存取时。

6、间的上限值称作最大存取时间。 (3)功耗。它包括操做功耗和维持功耗。 (4)可靠性。这是指存储器对电磁场及温度等变化的抗干扰能力，平均无故障间隔时间来表示。 (5)集成度。这是指在一片数平方毫米的芯片上能集成多少个基本存储电路，用位片来表示。 3.2 随机存取存储器RAM RAM 的基本结构与组成RAM的基本结构包括下列四部分： 1)存储矩阵能 够寄存二进制信息的基本存储电路的集合体，排列成一定的阵列，并进行编址，便构成存储矩阵。 2)地址译码器 地址译码器用来接收来自CPU的地址信号，产生地址译码信号，选中存储矩阵中某一个或某几个基本存储电路，以便进行读写操作。 3)三态双向缓冲器 三态双向缓冲器用作RAM的数据输入/输出控制电路，以使RAM的数据输入/输出端能方便地挂接到系统数据总线上。 4) 存储器控制电路通过RAM的引线端，接收来自CPU或外部电路的控制信号，经组合、变换后，对存储矩阵、地址译码器及三态双向缓冲器进行控制。RAM的控制信号引线端通常有：CS(片选)或改(芯片开放)、OE(输出开放)或OD(输出禁止)以及R/W(读/写控制)或WE(写开放)。 3.2.1 静态随机。

7、存取存储器(SRAM) 4 静态基本存储电路以双稳态触发器方式存储二进制信息，可用各种工艺制成。其各自特点如下： NMOS静态RAM CMOS静态RAM具有集成度高、价廉、功耗低等特点，应用范围最广，具有超低功耗的特点，常用备用电池构成非挥发性RAM；TTL、ECL静态RAM具有高速和超高速特点，且集成度高，但价高、功耗高，常用作高速缓冲存储器。 3.2.2 动态随机存取存储器(DRAM) 动态基本存储电路是以电荷形式存储信息的，电荷被存储在 MOS管栅源之间的极间电容或专门制作的电容上。单管型动态RAM由于其集成度高而得到非常广泛的应用。存储在电容上的电荷由于漏电会逐渐放掉，只能保持2ms左右。 特点 CMOS静态RAM及NMOS动态RAM都具有低电压条件下保持内部数据的功能，这使得它们在保持状态(备用状态)时功耗极小。CMOS静态RAM的这一特点还可使其通过备用电池构成非挥发性RAM。所谓非挥发性RAM是指电源掉电时，RAM所存信息不丢失。 3.2.3 存储器的工作时序 3.3 只读存储器ROM (l)只读存储器RoM，也称固定存储器或永久存储器，其特点是各基本存储电路所存信息是固。

8、定的，非易失性的，机器运行期间只能读出不能写入。 (2) ROM的基本结构包括地址译码器、存储矩阵及输出缓冲器三部分。存储矩阵中的基本存储单元由单向导通的选择开关组成。可采用二极管或三极管作单向选择开关。ROM存储矩阵中基本存储电路的编址方式与RAM相同。输出缓冲器采用三态门结构。 (3)ROM的分类 ROM存储矩阵中各基本存储电路信息的存储是用单向选择开关接通或断开的状态来实现的。根据选择开关状态设置方法不同，也即编程方式的不同，ROM分为三类： 掩模编程ROM；现场编程ROM；现场编程ROM。 5 存储器对读周期和写周期的时序要求 (4)常用的典型ROM芯片： Intel 2316E ROM 2K8; Intel 2716 UVEPROM 2K8；Intel 2816 EEPROM 2K8。这三种典型 ROM 芯片容量都为 2K8，它们的管脚都与HM6116(或Intel2128)RAM相兼容。这样，在程序研制阶段先采用RAM芯片，待程序较为成熟时采用EEPROM，程序完全成熟后采用UVEPROM。若所研制程序需求量大时，便可到厂家制做ROM芯片。 (5)ROM的应用十分广泛，除了。

9、用来存放系统程序外，还可用来存放数学用表和逻辑函数，并可作字符发生器。 3.3.1掩膜ROM 一固定ROM，通过最后一道掩模工艺来设里单向选择开关的状态，以达到预先编程的目的，一且制造完毕，便不可更改。 3.3.2可编程的ROM(PROM) 现场编程ROM，也称可编程ROM，简称PROM。产品出厂时未存信息，使用时由用户一次性编程写入信息，写好后不可再更改。 3.3.3可擦除的PROM(EPROM)3.3.4用电擦除的可编程的ROM(EEPROM) 可改写的PROM，亦称反复编程ROM，简称EPROM，分两种：UVEPROM紫外线擦除的EPROM，改写不方便。 6 EEPROM(或EAPROM)电可改写的EPROM，改写容易、方便。 3.4 存储器与CPU的连接 3.4.1 存储器与CPU连接时应注意的问题 一、存储器与CPU之间的时序配合 二、CPU总线负载能力 三、存储器芯片的选用 3.4.2存储器地址译码方法 (1)线选法 (2)全译码法 (3)部分译码法 3.4.3存储器与控制总线、数据总线的连接 74，2 8位微机系统中存储器组成 1，8位微机系统中存储器组成特点 在微机系统中，存储器是按8位二进制数(字节)来构成的o 8位CPU的数据总线为8 位，在每一个存储器读写周期中只能完成一个字节的读写操作o 1。6位数(字)的读写操作是 用两个读写周期完成的o 8位CPU的地址总线为工6 位，它的64K存储空间同属一个单一的存储体，即 存储体为64KX8位。图715给出了8位微机系统 中存储器组成原理图(图中省略了控制信号)o 在8位CPU组成的微机系统中，CPU可以访问 的存储器地址空间为64 K，地址范围为0000H FFFFH。其内存储器由ROM和RAM两大模块组 成，而RAM又分为系统区(监控程序或操作系统占 用的内存区域)和用户区。组成存储器时，要根据 CPU的特点合理安排ROM模块的地址范围和RAM 模块的地址范围，这就是存储器的地址分配。 图7。15 8位微机中存储器组成。

《微机原理教案3》由会员野鹰分享，可在线阅读，更多相关《微机原理教案3》请在金锄头文库上搜索。