matlab模拟二分频器,基于移位寄存器的分频器

基于移位寄存器的分频器

[复制链接]

(二)可编程分频器

在数字系统设计中，经常需要频率不同的时钟信号。它们通常都是系统时钟CP的若干分频，并且分频比往往是可变的，这种分频器称为可编程分频器。采用SSI实现可编程分频器，其设计工作量是很大的。但若选用合适的MSI器件，实现这种分频器则是十分方便的。

采用74LS194实现可编程分频器的逻辑结构，如图8-2所示。两个74LS194级联构成8位右移寄存器，分频后的脉冲信号从74LS194(U2)的QD输出。分频比由3—8译码器确定，改变译码器的地址可以改变分频比，当3—8译码器的地址码为N时，可以得到N+1分频的输出脉冲。这里1≤N≤7。该分频器从X端输出的为负脉冲，若从X’输出，则可得到正脉冲输出信号。

1233.jpg (189.49 KB, 下载次数: 0)

2019-4-11 09:14 上传

图8-2     可编程分频器

工作过程如下：

先将计数器清零，由于74LS194(U2)QD=0，故S1=S0=1。这样当第一个移位脉冲CP的上升沿到来时，计数器进行并行置数操作。设此3-8译码器的地址输入端A2A1A0=110，则译码器除第6个输出端为0外，其余输出端均为1。从而并行置数操作的结果就是两片移位寄存器的状态成为10111111，与此同时，片(U1)和片(U2)的S1又变为0，因此从第2个CP脉冲开始，两片移位寄存器便进行右移操作，直到第7个CP作用之后，移位寄存器状态成为11111110，从而使S1=0。当第8个CP到达时，两片移位寄存器再次进行并行置数操作，开始了下一个分频循环。