python描述器 有限状态机_FPGA学习笔记（七）——FSM（Finite State Machine，有限状态机）设计...

FPGA设计中，最重要的设计思想就是状态机的设计思想！状态机的本质就是对具有逻辑顺序和时序规律的事件的一种描述方法，它有三个要素：状态、输入、输出：状态也叫做状态变量(比如可以用电机的不同转速作为状态)，输出指在某一个状态的特定输出，输入指状态机中进入每个状态的条件。根据状态机的输出是否和输入有关，可分为摩尔(Moore)型状态机和米勒型(Mealy)状态机：摩尔型状态机的输出只取决于当前状态，而米勒型状态机的输出不仅取决于当前状态，还与当前输入有关。通常，我们描述状态机有三种方法：状态转移图、状态转移表、HDL描述，状态转移图直观，设计用，而HDL语言方便描述，实现时用。

那么，如何用HDL描述一个好的状态机呢？主要有以下四点：安全、稳定性高，速度快，面积小，设计清晰；在描述过程中，我们会引用两个新的verilog语法：localparam描述参数(等价于parameter)以及用task/endtask将输出功能块封装，增强代码可读性；描述状态机的关键是要描述清楚状态机的三大要素：如何进行状态转移？每个状态的输出？状态输出是否和输入条件相关？通常有三种写法，下面通过一个实例说明；

实例.检测“Hello”序列状态机

1、功能：在输入一串字符中检测“Hello”序列，检测到后将led状态进行翻转；

2、根据设计的FSM状态转移图(visio绘制)：

3、一段式描述法：在一个always块里既描述状态转移，又描述状态的输入和输出；

<