spi接口flash_STM32配置SPI通讯功能

一、SPI协议

串行外围设备接口，是一种高速全双工的通信总线。在ADC/LCD等与MCU间通信。

1、SPI信号线

SPI 包含 4 条总线，SPI 总线包含 4 条总线，分别为SS 、SCK、MOSI、MISO。 (1)SS(SlaveSelect)：片选信号线，当有多个 SPI 设备与 MCU 相连时，每个设备的这个片选信号线是与 MCU 单独的引脚相连的，而其他的 SCK、MOSI、MISO 线则为多个设备并联到相同的 SPI 总线上，低电平有效。 (2)SCK (Serial Clock)：时钟信号线，由主通信设备产生，不同的设备支持的时钟频率不一样，如 STM32 的 SPI 时钟频率最大为 f PCLK /2。 (3)MOSI (Master Output, Slave Input)：主设备输出 / 从设备输入引脚。主机的数据从这条信号线输出，从机由这条信号线读入数据，即这条线上数据的方向为主机到从机。 (4)MISO(Master Input, Slave Output)：主设备输入 / 从设备输出引脚。主机从这条信号线读入数据，从机的数据则由这条信号线输出，即在这条线上数据的方向为从机到主机。

2、SPI模式

根据 SPI 时钟极性(CPOL)和时钟相位(CPHA) 配置的不同，分为 4 种 SPI 模式。时钟极性是指 SPI 通信设备处于空闲状态时(也可以认为这是 SPI 通信开始时，即SS 为低电平时)，SCK 信号线的电平信号。CPOL=0 时， SCK 在空闲状态时为低电平，CPOL=1 时则相反。时钟相位是指数据采样的时刻，当 CPHA=0 时，MOSI 或 MISO 数据线上的信号将会在 SCK 时钟线的奇数边沿被采样。当 CPHA=1 时，数据线在 SCK 的偶数边沿采样。 首先，由主机把片选信号线SS 拉低，意为主机输出，在SS 被拉低的时刻，SCK 分为两种情况，若我们设置为 CPOL=0，则 SCK 时序在这个时刻为低电平，若设置为 CPOL=1，则 SCK 在这个时刻为高电平。采样时刻都是在 SCK 的奇数边沿(注意奇数边沿有时为下降沿，有时为上升沿)。 CPHA=1时，数据信号的采样时刻为偶数边沿。

二、SPI特性及架构

(1)单次传输可选择为 8 或 16 位。 (2)波特率预分频系数(最大为 fPCLK/2) 。 (3)时钟极性(CPOL)和相位(CPHA)可编程设置 。 (4)数据顺序的传输顺序可进行编程选择，MSB 在前或 LSB 在前。 (5)可触发中断的专用发送和接收标志。 (6)可以使用 DMA 进行数据传输操作。 MISO 数据线接收到的信号经移位寄存器处理后把数据转移到接收缓冲区，然后这个数据就可以由我们的软件从接收缓冲区读出了。 当要发送数据时，我们把数据写入发送缓冲区，硬件将会把它用移位寄存器处理后输出到 MOSI 数据线。 SCK 的时钟信号则由波特率发生器产生，我们可以通过波特率控制位(BR)来控制它输出的波特率。 控制寄存器 CR1 掌管着主控制电路，STM32 的 SPI 模块的协议设置(时钟极性、相位等)就是由它来制定的。 而控制寄存器 CR2 则用于设置各种中断使能。 最后为 NSS 引脚，这个引脚扮演着 SPI 协议中的SS 片选信号线的角色，如果我们把 NSS 引脚配置为硬件自动控制，SPI 模块能够自动判别它能否成为 SPI 的主机，或自动进入 SPI 从机模式。 但实际上我们用得更多的是由软件控制某些 GPIO 引脚单独作为SS信号，这个 GPIO 引脚可以随便选择。

三、SPI接口读取Flash

各信号线相应连接到 Flash(型号 ：W25X16/W25Q16)的 CS、CLK、DO 和 DIO 线，实现SPI 通信，对 Flash进行读写，其中 W25X16 和 W25Q16 在程序上不同的地方是 FLASH 的ID 不一样。 读取 Flash 的 ID 信息，写入数据，并读取出来进行校验，通过串口打印写入与读取出来的数据，输出测试结果。