双地址指令计算机的基本组成,第二章微型计算机的基本组成电路

《第二章微型计算机的基本组成电路》由会员分享，可在线阅读，更多相关《第二章微型计算机的基本组成电路(58页珍藏版)》请在人人文库网上搜索。

1、2021年6月24日1 2021年6月24日2 2021年6月24日3 2021年6月24日4 2021年6月24日5 1 0 nn QSRQ S R 2021年6月24日6 2021年6月24日7 2021年6月24日8 2021年6月24日9 2021年6月24日10 2021年6月24日11 2021年6月24日12 2021年6月24日13 2021年6月24日14 2021年6月24日15 2021年6月24日16 2021年6月24日17 2021年6月24日18 2021年6月24日19 2021年6月24日20 2021年6月24日21 2021年6月24日22 2021年6月。

2、24日23 2021年6月24日24 2021年6月24日25 程序计数器(程序计数器(Program Counter) 2021年6月24日26 2021年6月24日27 2021年6月24日28 2021年6月24日29 2021年6月24日30 2021年6月24日31 2021年6月24日32 2021年6月24日33 2021年6月24日34 2021年6月24日35 2021年6月24日36 2021年6月24日37 2021年6月24日38 2021年6月24日39 2021年6月24日40 2021年6月24日41 2021年6月24日42 2021年6月24日43 2021年。

3、6月24日44 2021年6月24日45 2021年6月24日46 ROM的附件的附件-MAR(存储地址寄存器)(存储地址寄存器) 功能功能:将所需寻址的存储单元的地址暂存下来将所需寻址的存储单元的地址暂存下来,以以 备下一条指令使用备下一条指令使用. 结构结构:有有L门门: 控制地址的装入控制地址的装入. 有有CLK: (MAR为可控缓冲寄存器为可控缓冲寄存器) MAR与与ROM的关系的关系: 双态的双态的 (不受不受E门控制门控制) 地址一进入地址一进入MAR即被送到即被送到ROM中中(选中某选中某 一单元一单元) 框图框图: L CLK A E Dn MAR m*n ROM 2021年6。

4、月24日47 程序计数器程序计数器PC:(指令地址指示器指令地址指示器) 是一个多位的寄存器是一个多位的寄存器: 存放存放指令指令(数据数据)的的地址码地址码. 计算机执行某次操作前计算机执行某次操作前, 要把程序要把程序(数据数据)用前述用前述 装置送入装置送入M中中,执行时再依次取出执行时再依次取出-取出时必须先知取出时必须先知 道该数的地址码道该数的地址码; 为了给出被寻址单元的地址为了给出被寻址单元的地址,指令中设置了地址指令中设置了地址 码码; 操作码操作码 地址码地址码 地址码较长地址码较长, 增加了指令的长度增加了指令的长度, 不采用此法给出不采用此法给出M的地址的地址; 将将M。

5、地址放于某个专用的寄存器地址放于某个专用的寄存器R中中,则指令中则指令中 只出现只出现R的代码的代码,-减少指令的长度减少指令的长度. R称指示器或变址寄存器称指示器或变址寄存器(间接给出地址间接给出地址) 2021年6月24日48 例例: 当当PC=0000H,则计算机把指令则计算机把指令1 取到取到CPU中识别中识别 并执行相应操作并执行相应操作; 当当PC=0001H,-2 - -; 当取出一条指令后当取出一条指令后,PC自动加自动加1,保证程序顺序执行保证程序顺序执行; 每次运行前每次运行前,PC自动复位至自动复位至0000H; PC的内容可用控制指令予以改写的内容可用控制指令予以改写。

6、-即改变程序执行即改变程序执行 的顺序的顺序; 以上操作都须经过总线以上操作都须经过总线W; PC的控制信号的控制信号: CLK, CLR, EP, CP(使使PC加加1的信号的信号) 指令指令1 指令指令2 指令指令3 0000 0001 0010 . M 2021年6月24日49 LM CLK ER Dn MAR 16*8 ROM CP CLK CLR Ep 例例2-1.程序计数器程序计数器PC，存储，存储 器地址寄存器器地址寄存器MAR和和ROM 通过总线的联系如图通过总线的联系如图2-33所所 示。设控制字依次是：示。设控制字依次是： (1)CP EpLM ER=0110 (2)CP 。

7、EpLM ER=0001 (3)CP EpLM ER=1000 问：它们之间的信问：它们之间的信 息是如何流通的？息是如何流通的？ 2021年6月24日50 (1)CP EpLM ER=0110 Ep =0110，PC准备放出数据；准备放出数据； LM =0110准备装入数据。准备装入数据。 (2)CP EpLM ER=0001 ER=1,令令ROM放出数据，即放出数据，即R0中的中的8位数据被送入到位数据被送入到W总线上去。总线上去。 这样的动作，不需要等待时钟周期的同步讯号，因而成为异步动作。这样的动作，不需要等待时钟周期的同步讯号，因而成为异步动作。 (3)CP EpLM ER=1000。

8、 CP =1，即命令，即命令PC加加1，所以，所以PC=0001. 2021年6月24日51 2. 随机存储器随机存储器RAM CPU能在相同的时间里访问能在相同的时间里访问M的任一单元的任一单元(读出或写读出或写 入入,且访问时间一样且访问时间一样) RAM的特点的特点: .存储单元的内容根据需要随时读出存储单元的内容根据需要随时读出 或写入或写入; .断电后断电后,所存信息随之丢失所存信息随之丢失(易失性易失性 器件器件.恢复供电恢复供电,原信号无法恢复原信号无法恢复) . 暂存暂存I/O数据数据计算的中间结果计算的中间结果 断电后无影响的用户程序断电后无影响的用户程序. RAM的分类的分。

9、类: 从制造工艺分从制造工艺分: 2021年6月24日52 双极型双极型: 存取速度快存取速度快,集成度低集成度低,(一个基本存储一个基本存储 单元所用管子多单元所用管子多),功耗大功耗大,成本高成本高-高速专用机用高速专用机用 ; 单极型单极型: 工艺简单工艺简单,功耗低功耗低,成本低成本低,集成度高集成度高-微机中使用微机中使用. 静态静态RAM: 每存储单元包括的每存储单元包括的MOS管多管多(6只只), 存储容量小存储容量小,功耗大功耗大,不需不需“刷新刷新”,工作工作 稳定稳定,有电一直保持信息有电一直保持信息.-微机中用微机中用. 动态动态RAM:每存储单元包括的每存储单元包括的M。

10、OS少少(3只只),依靠依靠 MOS管栅极电容的电荷记忆信息管栅极电容的电荷记忆信息, 电容电容 会漏电会漏电,需定时需定时“刷新刷新”,集成度高集成度高,功耗功耗 小小, 价格低价格低,但增加但增加“刷新刷新”电路电路.-大容量大容量 存储系统用存储系统用. 2021年6月24日53 . 常用芯片常用芯片: Inter2114Inter6116Inter6264 (1K*4) (2K*8) (8K*8) WE A ME Din Dout M*n RAM 注注:ME为此为此RAM的选中门的选中门 ME=1,此此RAM被选中被选中; ME=0,-未选中未选中. WE为读写控制信号为读写控制信号 。

11、WE=1, 写操作写操作; WE=0, 读操作读操作. 即即当当ME=1时时,WE才有意义才有意义. A是地址线是地址线 Din,Dout在实际中是同一线在实际中是同一线,既既 可输出又可输入数据可输出又可输入数据(双向的双向的) . RAM的符号的符号: 2021年6月24日54 . RAM的附件的附件-MDR(存储器数据及存器)(存储器数据及存器) .作用作用: 将要写入将要写入RAM的数暂存的数暂存,以等待以等待WE=1命令的到来命令的到来; .RAM与与MARMDR的关系的关系: Dn 256*12 RAM LM CLK WE ME LD CLK 2021年6月24日55 256*12。

12、 RAM LM CLK WE ME LD CLK LI CLK EI I CP CLK CLR Ep I0 2021年6月24日56 CON=CP EpLM WE MELDLI EI (共共8位)位) CON1=0110 0000 CON2=0000 0010 CON3=0000 0101 CON4=0001 1000 CON5=1000 0000 2021年6月24日57 (1)CON1=0110 0000 Ep =1 LM =1，要将，要将PC的内容安装到的内容安装到MAR中去，由于中去，由于 CLR已经接受过高电位，已经接受过高电位，PC已被清零，所以当已被清零，所以当CLK的前的前 沿。

13、一到时：沿一到时：MAR=PC=0000 0000，指出存储器，指出存储器RAM中第中第 一个存储单元一个存储单元R0的地址。的地址。 CON=CP EpLM WE MELDLI EI (共共8位)位) 解解： (2)CON2=0000 0010 LI =1，为输入寄存器作好准备，以便输入数据，为输入寄存器作好准备，以便输入数据I0. 当第当第2个个CLK的前沿到达时，的前沿到达时，I=I0=1100 0001 1001 (3) CON3=0000 0101 LD =1，MDR准备接受数据；准备接受数据； EI =1， I准备发出数据准备发出数据. 当第当第3个个CLK的前沿到达时，的前沿到达。

14、时，MDR=I=I0=1100 0001 1001 2021年6月24日58 (4)CON4=0001 1000 (5) CON5=1000 0000 CP=1，这是命令，这是命令PC加加1的指令。的指令。 在第在第4个个CLK的前沿到达时，的前沿到达时，PC=0000 0001 WE =1， ME =1,RAM开始写入的动作。由于开始写入的动作。由于RAM是异步工作是异步工作 的，即不受的，即不受CLK的控制，此时的控制，此时RAM中第一个存储单元中第一个存储单元R0即接即接 受来自暂存于受来自暂存于MDR的数据的数据I0. R0=MDR=I0=1100 0001 1001 最终的执行结果是：最终的执行结果是：R0=I0。