计算机组成原理累加器怎么编程,计算机组成原理课程设计-研制一台多累加器结构的实验计算机.doc...

计算机组成原理课程设计-研制一台多累加器结构的实验计算机

课程设计任务书

学 院信息科学与工程学院专 业计算机科学与技术学 生 姓 名学 号题 目研制一台多累加器结构的实验计算机

内容及要求：

利用FD-CES实验仪提供的硬件资源，通过设计(包括整机结构设计、指令设计、微指令设计、微程序设计、调试程序设计等)、组装、调试三个步骤研制一台微程序控制的实验计算机。

设计总要求：

实验计算机整机应由如下几个模块组成：运算器、指令部件、内存、微程序控制器、总线缓冲电路、启停和时序控制电路。

运算器采用单累加器多寄存器结构。

操作数寻址方式采用以下几种：

直接地址寻址 (addr)-﹥A，或(A)-﹥addr

寄存器直接寻址 (Ri)-﹥A，或 (A)-﹥Ri

寄存器间接寻址 ((Ri))-﹥A，或 (A)-﹥(Ri)

立即数寻址 data-﹥A，或data-﹥Ri

指令系统按16条指令规模设计，主要设计如下几条指令：

MOV A，#data

LDA addr

STA addr

JC addr

RLC A

HALT

用所设计的指令编写调试程序：将内存某个单元(addr1)中内容乘以2，若出现进位，则将进位和结果分别存放到单元(addr3、addr2)中；否则将结果存放到单元(addr2)中，然后用停机指令停机，从控制台检查addr2存放的结果。

任务交付：1.程序源代码；2课程设计论文及电子文档。

进度安排：

第17周：布置课程设计任务，查阅资料，分组设计。

第18周：实验室组装和调试。

第19周：验收、答辩，编写课程设计报告。

指导教师(签字)：

年 月 日学院院长(签字)：

年 月 日

目录

一．实验计算机设计3

1.整机逻辑框图设计，并画出整机的逻辑框图。3

2.指令系统的设计。4

3．微操作控制部件的设计。6

4．设计组装实验计算机接线表14

5．编写调试程序：16

二．实验计算机的组装16

三．实验计算机的调试16

1.调试前准备16

2.程序调试过程18

四．心得体会18

五．参考文献18

题目 研制一台多累加器的计算机

一 实验计算机设计

1.整机逻辑框图设计，及整机的逻辑框图

此模型机是由运算器，控制器，存储器，输入设备，输出设备五大部分组成。

1.运算器又是有299，74LS181完成控制信号功能的算逻部件，暂存器LDR1，LDR2，及三个通用寄存器R0，R1，R2等组成。

2.控制器由程序计数器PC、指令寄存器、地址寄存器、时序电路、控制存储器及相应的译码电路组成。

3.存储器RAM是通过CE和W/R两个微命令来完成数据和程序的的存放功能的。

4输入设备是由置数开关SW控制完成的。

5.输出设备有两位LED数码管和W/R控制完成的

图 1 整机的逻辑框图

图1-1中运算器ALU由U7--U10四片74LS181构成，暂存器1由U3、U4两片74LS273构成，暂存器2由U5、U6两片74LS273构成。微控器部分控存由U13--U15三片2816构成。除此之外，CPU的其他部分都由EP1K10集成。

存储器部分由两片6116构成16位存储器，地址总线只有低八位有效，因而其存储空间为00H--FFH。

输出设备由底板上的四个LED数码管及其译码、驱动构成，当D-G和W/R均为低电平时将数据总线的数据送入数码管显示。在开关方式下，输入设备由16位电平开关及两个三态缓冲芯片74LS244构成，当DIJ-G为低电平时将16位开关状态送上数据总线。在键盘方式或联机方式下，数据可由键盘或上位机输入，然后由监控程序直接送上数据总线，因而外加的数据输入电路可以不用。

本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序计数器时，只有低8位有效。

2.指令系统的设计

2.1数据格式

数据格式：采用定点补码表示法表示数据，字长为8位，格式如下：

76 5 4 3 2 1 符 号 尾 数 表1 数据格式

其中第7位符号位，数值表示范围是：-1≤X≤1

2.2指令格式：

(1)算术逻辑指令

设计9条单字长算术逻辑指令，寻址方式采用寄存器直接寻址。其格式如下：

7 6 5 43 21 0OP-CODErsrd 表2寻址方式

其中OP-CODE为操