计算机组成原理八位加法器课程设计,计算机组成原理课程设计论文.doc

PAGE 6

计算机组成原理

课程设计报告

设计题目：设计八位全加器

院系:计算机科学与信息工程学院

专业:计算机科学与技术

班级:08级六班

组长:董丹丹

组员:田野 林子琪 纪蕾

慕研 姜尚 刘璐

刘洋 赵琼

哈尔滨师范大学

计算机科学与信息工程学院

目 录

课 程 设 计 要 求

1.1 摘 要3

1.2 课 程 设 计 问 题 描 述3

1.3 课 程 设 计 任 务 要 求3

概 要 设 计

2.1 加法器与PLD、EDA的基本概念 4

2.1.1 PLD设计流程4

2.1.2 PLD的优点

2.1.3 EDA概述 5

2.2 Xilinx软件概述 6

2.3 八位全加器设计流程 6

2.3.1 八位全加器的基本概述 6

2.3.2 八位全加器的原理图 7

2.3.3 八位全加器测试向量的仿真波形图 8

三、详细设计

3.1创建新工程 9

3.1.1 启动Xilinx ISE 9.1i 9

3.1.2 建立新工程 9

3.2 创建一个chematic源文件 11

3.3 填加器件绘制原理图并且正确连接电路 12

3.3.1 八位全加器原理图 12

3.3.2 加输入/输出缓冲器和信号名 12

3.3.3 对程序进行语法检查 13

3.4 仿真 14

3.5 创建Testbench波形源文件 14

四、调试与测试结果分析

4.1测试向量的仿真 16

4.1.1 设置输入仿真波形 16

4.1.2 对波形进行仿真 16

4.2测试结果及分析 17

五、收获及体会

5.1收获及体会18

六、参考文献

6.1 参考文献 19

附录

7.1 八位全加器代码add.vf20

[摘要] 众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片中的一个十分重要的部件。但从基本算术运算的实现，我们可以看到所有的加、减、乘、除运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工作...

加法器是微处理器中最基本、最重要的模块,不仅在A L U、乘法器、除法器中均包含加法器模块,而程序指针P C的自加、跳转指令的目标地址计算以及访存地址的获得也需要加法器来完成。从指令执行频率上看,算术逻辑单元、程序计数器、协处理器是C P U中使用频率最多的模块...

一、课 程 设 计 要 求

1.1 课 程 设 计 问 题 描 述

众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片中的一个十分重要的部件。但从基本算术运算的实现，我们可以看到所有的加、减、乘、除运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工作。但对于算术操作来说，因为存在进位问题，使得某一位计算结果的得出和所有低于它的位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，如行波进位(RIP))~I法器、跳跃进位加法器(CSKA：Carry—SKip Adders)、进位选择加法器(CSLA：Carry—SeLect Adders)、超前进位加法器(CLA：Carry—Lookahead Adders)等。它们都是利用各位之间的状态(进位传递函数P、进位产生函数G等)来预先产生高位的进位信号，从而减少进位从低位向高位传递的时间。

要求掌握使用Xilinx软件对用可编程逻辑器件PLD进行开发与设计，利用可编程逻辑器件PLD(programmable logic device) Xilinx软件对一位全加器的进行合理正确的设计并且进行输入信号的测试。

用门电路设计一个一位二进制全加器。要求输入两个加数Ai、Bi和一个低进位Ci_1，得出本位和Si和向高位Ci。

1.2 课 程 设 计 任 务 要 求

全加器是一个能对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。该电路有3个输入变量，分别是2个加数Ai、Bi和1个低进位Ci_1，2个输出变量，分别是本位Si和向高进位Ci。在Xilinx ISE 9.1利用基本门电路中设计一位带进位加法器，通过该课程设计理解和掌握可编程逻辑器件PLD的应用和设计。主要目的就是了解和学习这门新技术的原理与应用，让同学们尽快掌握使用EDA进行设计的方法，为后续课程的学习打下良好的基础。

二、概 要 设 计

2.1 加法器与PLD、EDA的基本概念

在数字电子系统领域，存在三种基本的器件