FPGA综合实验 01 - | 8位加法器的设计

一、实验目的和任务

1、利用Quartus II 原理图输入方法设计简单组合电路,通过一个8 位全加器的

2、设计掌握利用EDA 软件进行原理图输入方式的电子线路设计的详细流程。

二、设计代码(或原理图)、仿真波形及分析

1、原理图

2、原理图分析

如图所示,一个8位全加器可以由2个4位全加器构成,加法器间的进位可以用串行方式实现,即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接,从而得到一个8位全加器。

3、仿真及调试截图

4、仿真及调试结果分析

如图所示,绿色竖线表示A输入为130、B输入为44、S输出为174,即130+44=174;红色竖线表示A输入为55、B输入为22、S输出为77,即55+22=77;紫色竖线表示A输入为33、B输入为11、S输出为44,即33+11=44,实验结果与算数运算结果一致。

  • 1
    点赞
  • 28
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

嵌入式逍遥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值