SRAM芯片的控制信号：
ADD 地址信号，在芯片手册中通常表示为A0，A1，A2，…。
芯片选择，低电平时表示该芯片被选中。
写允许，低电平表示写操作，高电平表示读操作。
Dout 数据输出信号，在芯片手册中通常表示为D0，D1，D2，…。
Din 数据输入信号。
数据输出允许信号。
DRAM芯片增加的控制信号：
RAS* 行地址选通信号
CAS* 列地址选通信号
SRAM时序：
读周期：地址有效 CS有效 数据输出 CS复位 地址撤销
写周期：地址有效 CS有效 数据有效 CS复位(数据输入) 地址撤销
DRAM时序：
读周期：行地址有效 行地址选通 列地址有效 列地址选通 数据输出 行选通、列选通及地址撤销
写周期：行地址有效 行地址选通 列地址、数据有效 列地址选通 数据输入 行选通、列选通及地址撤销
刷新周期：
RAS only：刷新行地址有效 RAS有效 刷新行地址和RAS撤销
CAS befor RAS：CAS有效 RAS有效 CAS撤销 RAS撤销
hidden：(在访存周期中)RAS撤销 RAS有效
波形说明：
例1 设有32片256K×1位的SRAM芯片，采用位扩展方法可构成多大容量的存储器?该存储器需要多少字节地址位?画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。
解：32片256K×1位的SRAM芯片可构成256K×32位的存储器。
如果采用32位的字编址方式，则需要18条地址线，因为218=256K。
用MREQ#作为芯片选择信号，R/W#作为读写控制信号，该存储器与CPU连接的结构图如图3- 1，因为存储容量为256K×32=1024KB，所以CPU访存最高地址位为A19。
◆◆
评论读取中....
请登录后再发表评论!
◆◆
修改失败，请稍后尝试
9155
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
