高中计算机组成原理,[高中教育]计算机组成原理第4章1.ppt

最新推荐文章于 2021-07-21 07:37:45 发布

永中优云

最新推荐文章于 2021-07-21 07:37:45 发布

阅读量126

点赞数

文章标签：高中计算机组成原理

本文详细比较了动态RAM (DRAM) 和静态RAM (SRAM) 在存储原理、集成度、引脚、功耗、价格、速度、刷新机制等关键方面的差异，并通过Intel 2114 RAM矩阵实例展示了它们的读写操作。特别关注了SRAM的无刷新电容和DRAM的定时刷新需求。

摘要由CSDN通过智能技术生成

[高中教育]计算机组成原理第4章1

3. 动态 RAM 和静态 RAM 的比较 DRAM SRAM 存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路读写电路读写电路读写电路 … … … … … … … … 0 1 63 0 15 … … 行地址译码列地址译码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 … … … … 第一组第二组第三组第四组 ② Intel 2114 RAM 矩阵 (64 × 64) 读 15 0 31 16 47 32 63 48 … … … … 0 16 32 48 0 … 16 48 32 … … … 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路读写电路读写电路读写电路 … … … … … … … … 0 1 63 0 15 … … 行地址译码列地址译码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 … … … … 第一组第二组第三组第四组 ② Intel 2114 RAM 矩阵 (64 × 64) 读 15 0 31 16 47 32 63 48 … … … … 0 16 32 48 读写电路读写电路读写电路读写电路 0 … 16 48 32 … … … 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路读写电路读写电路读写电路 … … … … … … … … 0 1 63 0 15 … … 行地址译码列地址译码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 … … … … 第一组第二组第三组第四组 ② Intel 2114 RAM 矩阵 (64 × 64) 读 15 0 31 16 47 32 63 48 … … … … 0 16 32 48 读写电路读写电路读写电路读写电路 0 … 16 48 32 … … … I/O1 I/O2 I/O3 I/O4 A3 A4 A5 A6 A7 A8 A0 A1 A2 A9 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路读写电路读写电路读写电路 … … … … … … … … 0 1 63 0 15 … … 行地址译码列地址译码 I/O1 I/O2 I/O3 I/O4 WE CS 第一组第二组第三组第四组 ③ Intel 2114 RAM 矩阵 (64 × 64) 写 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路读写电路读写电路读写电路 … … … … … … … … 0 1 63 0 15 … … 行地址译码列地址译码 I/O1 I/O2 I/O3 I/O4 WE CS 第一组第二组第三组第四组 0 0 0 0 0 0 0 0 0 0 ③ Intel 2114 RAM 矩阵 (64 × 64) 写第一组第二组第三组第四组 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路读写电路读写电路读写电路 … … … … … … … … 0 1 63 0 15 … … 行地址译码列地址译码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 ③ Intel 2114 RAM 矩阵 (64 × 64) 写 15 0 31 16 47 32 63 48 … … … … 第一组第二组第三组第四组 ③ Intel 2114 RAM 矩阵 (64 × 64) 写 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路读写电路读写电路读写电路 … … … … … … … … 0 1 63 0 15 … … 行地址译码列地址译码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 15 0 31 16 47 32 63 48 … … … … WE CS 0 … 16 48 32