自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(179)
  • 收藏
  • 关注

原创 JESD204B

2.zynq的几个bank电压可选的类型需要研究。1.为什么必须声明协议层AXI,能否绕过;两个phy核一收一发。

2026-04-11 23:20:18 32

原创 VSCODE使用vivado

vivado中setting选择text editor。vscode中选择utf-8,选择通过编码方式打开。安装VScode后在扩展面板搜索chinese。输入exe路径+[file name]再安装verilog。

2025-12-28 11:45:44 296

原创 petalinux的环境搭建

详细介绍了petalinux的环境搭建和工程生成。基于vivado2018.3。

2025-12-08 22:27:23 135

原创 ESP32 NTP时间

ESP32采用网络NTP时间,ESP32中有示例代码,需要更改时区部分。1.time_zone改为CST-8。2.需要把原本的注释释放。

2025-01-01 11:52:52 552

原创 zynq固化问题

zynq固化,sd卡如果没有用gpio那么这个地方不能选。另外ddr型号一定要选对,不同的容量不一样。

2024-06-05 13:54:41 236

原创 手机端爬虫工具

Fiddler,抓包工具,通过代理获取手机端的数据输入输出。mark一下,后面可能用。

2024-06-02 18:41:11 492

原创 python去除html中<div>等

用beautifulsoup并不能将全部的去除得到剩余的txt,特别在兴趣段找关键字的时候。循环进入后先使用find找到模块内层兴趣模块,比如<em>使用pattern来查找其中带有<>的修饰词。假设a_d是find_all得到的兴趣模块。该语法的关键是re模块匹配的正则表达式。用sub剔除这些修饰词得到result。最后将这些关键字append到list。使用re模块可以实现这个功能。剔除其中的回车符号,可选。

2024-05-26 19:20:04 481

原创 python获取cookie的方式

经验证在JD上没有用,cookie应该无痕或者加密了,只能用单浏览器不关的模式来实现,但是代码留着,其他网站可能有用。通过js获取cookie,避免反复登录操作。

2024-05-26 11:34:19 716

原创 python十六进制

所以运算直接拿数据算和传递,而最后打印用hex转一遍。hex是把十六进制转成了字符形式。

2024-04-03 11:21:35 170

原创 新词~关系

最近一些新词很绕,恰巧又看到一个牛人去年给开的方子,所以必须理一下,看下将来在哪搬砖。

2024-03-31 17:56:50 522

原创 吾空笔记本X15降温

花果山和木叶村都锁了BIOS中对风扇的策略控制,转速传感器都不显示,所以BIOS基本很难指望,用木叶村刷bios,只换了图标,里面策略应该写在板上ROM,估计得线刷,风险较高,而风扇用的是EC控制,思路就是把热导上风扇,这样温度就能被感应到。低成本搞了个悟空笔记本,其实就是蓝天磨具,跟木叶村,机革一样,只是说机革边角改得多点,这两个基本没改。拆开后可以感受到,热管还有温热,但是风扇壳是冰的,所以风扇也不怎么转,把风扇这个导热纸撕掉,换上导热垫,另外其他地方加上导热垫,通过B面,导热垫传导到风扇壳。

2024-03-31 16:17:56 1170

原创 VIVADO IBERT学习

2.QUAD代表包含几个4lane的PLL,因为QPLL下面挂4个lane,一个bank包含4条,所以就是bank数量。如果协议层例化为2个,那么对应4lane分别挂在两个协议层,总共还是8lane,如下。发现一个截图好软件,之前snapgit需要破解而且大,现在用snapaste挺好,小巧反应迅速。V7的IBERT可以用来测试误码,但是使用中有诸多限制,例化工程测试下效果。1.IP中例化一个IBERT。手上没板子,周一验证。3.新增一个示例工程。

2024-03-31 12:31:15 830

原创 matlab调用SPI工具

最近老板需要搞个新活,matlab控制SPI和采数自动化,然SPI的工具接口是USB,而该工具VISA接口没有,只有VC接口,这样matlab要通过VC控SPI,搞了半天VC那堆依赖库编译及dll文件简直又臭又长。之前用system调用exe文件很nice,但是使用vc去编译SPI接口文件各种问题,所以现在换个中间件,重新用上python这个万金油。换个思路发现工具网站有python接口,所以通过matlab调用python脚本来控制SPI,现在先把路径打通。

2024-03-30 12:10:56 546

原创 【无标题】amd笔记本折腾

7735,vivado,16g二线内存,这几个词写在一起,折腾了今天一天,最终证明,超频导致的积热,让那个游走在边缘的二线内存吃不消,反复蓝屏,不超用3g跑,换掉那个黑板二线内存,目前正常,综合多2分钟可以接受。事实证明,不超频,用16+8的方法可行。

2024-03-24 22:03:50 586

原创 SPI读写学习

走到初衷使用STM32的地方,例子是读写W25Q,但是手上没有25Q,只有一个SPI接口的SD卡。在UNO上已经实验OK,线接好后,发现SD卡里有个寄存器转换表,跟例子的SPI接口不一样,要改的太多。

2024-03-19 22:57:31 357

原创 歪的chipid

【代码】歪的chipid。

2024-03-19 22:35:36 182

原创 使用DMA方式控制串口

回到原来GPIO点灯程序,使用GPIOB就是不亮,替换为GPIOA就可以,简单问题总是卡得很伤。本身DMA没什么问题,但是最后用GPIOB点灯,就是点不亮。

2024-03-19 22:30:05 280

原创 32串口学习

按照原有理解,fprintf跟专门写的UART_printf不一样,UART才是串口输出的端口,但是fprintf竟然可以直接输出到串口,但是没有系统重定向的机制,转入define没有对应的参数。基于之前的GPIO等工程,后面的上手难度就简单多了,主要是相关寄存器的设置。查了下才发现,用了重定向功能,fputc就是将printf函数重定向。UART的初始化寄存器明显多了很多。

2024-03-19 20:59:09 401

原创 32程序结构学习

其中开外设时钟是容易遗漏的。用key点灯功能正常。

2024-03-17 11:31:03 307

原创 串流的尝试

之前速率10M都一卡一卡,严重影响生产力,现在400k速率,非常好用。端口和适当的数据压缩才是关键。单机箱输出需要接屏才能产生HDMI的输出,有点麻烦,试了虚拟显示器没效果,京东买个4K诱骗器试一下。现在看来并不是带宽的瓶颈,而是默认自带的走端口,用UDP方式,端口堵塞和其他的原因。没能很理解系统自带和这个软件的区别。用远程一直没理解带宽和数据的关系。

2024-03-17 10:33:00 183

原创 BMP280 arduino调试

【代码】BMP280 arduino调试。

2024-03-16 19:52:06 322

原创 BMP280学习

1.Forced mode模式,单次采集后进入休眠,适用于低采样率。2.normal mode模式,持续采集,我们使用这种。采集事件基本都是ms级,所以我们1s更新一次。运行结果,实际不对。

2024-03-15 22:03:21 537

原创 【无标题】

SPI读功能,之前没用SPI.h文件,用的是wire,所以不熟。明天把写的功能加上,这样就可以写ADC寄存器了。

2024-03-13 23:34:45 233

原创 【无标题】

用BMP280测试下SPI功能,例化了一个例子,发现采出来的数在飘,这是为啥?SPI未成功,奇奇怪怪。

2024-03-12 23:32:19 178

原创 【无标题】

FBDIV值有一定范围,从9E设为4E,相当于160到80,对应5G到7.5G,也就是3/2,应该没有问题。

2024-03-10 14:10:24 160

原创 TRANSCEIVER 中的LPM和DFE模块

本质上是高通滤波器,一个是单项被动,而常用的DFE用 了反馈。参见这篇不错的文章。接收端都使用了通信中常用的LPM和DFE。

2024-03-10 10:29:24 1063

原创 GTH手册学习注解

改那个2分频的寄存器说明段,复位是自动发生的?说明可能起效了,但是分频比不对导致失锁,所以改一个近点的,符合QPLL0范围,看下是否能自动锁定?power down模式,导致时钟分发停止,用了之后也可以up起来,跟现象一致。QPLL SWITCHing需要复位。两种复位方式,对应全复位和器件级复位。器件级RESET没发现有管脚引出来。终于看到有这个复位功能了。

2024-03-09 23:49:42 430

原创 ULTRAL SCALE FPGA TRANSCEIVER速率

实际使用CPLL最高可以超过这个,QPLL最低也可以低于这个,xilinx留的阈量还是比较大。CPLL支持2-6.25速率。

2024-03-09 18:25:25 349

原创 FPGA IBUFG

IBUFG和IBUFGDS的输入端仅仅与芯片的专用全局时钟输入管脚有物理连接,与普通IO和其它内部CLB等没有物理连接。refclk进来后要用IBUFDS差转单,然后根据情况使用QPLL或者CPLL。所以,IBUFG输入的不能直接接另外信号。

2024-03-08 23:05:00 770 1

原创 ULTRAL SCALE+ FPGA DRP功能

2024-03-02 13:56:13 286

原创 STM32串口发送

STM32串口发送成功。

2024-02-19 00:06:07 182

原创 STM32中断定时器的使用

用示例工程时产生错误,原因是调用F103的3种容量器件,需要更换S汇编头函数。使用systimer来产生较为精确的定时,之前使用for循环来产生。另外在工程设置中,需要把HD设置为MD,重新编译即可成功。

2024-02-18 22:44:41 215

原创 STM32下载后需要复位

下载后需要复位才能自动运行程序,需要以下两步。一个勾选,一个不勾选。

2024-02-17 22:48:54 943

原创 STM32目录结构

为了检查文件结构,结果clean一下工程,才发现点灯只需要几个文件即可。之前看着头大的全是编译链接的结果。所以这才符合理解中的keil。

2024-02-17 22:15:28 266

原创 STM32的三种下载方式

结果jlink,串口,stlink方式都没有问题,是当时缩减代码,看真正起作用的代码段有哪些,就把GPIO初始化中。把开启外部时钟的代码注释掉了。手欠没有回退,浪费了不少时间。

2024-02-17 21:12:39 1624 1

原创 STM32的三种下载方式

之前在keil4下实现了串口和JLINK下载方式,最近尝试STLINK方式,结果ST下载完成后没有反应。报Keil jlink cannot load driver JL2CM3.dll错误。于是将JLINK重新拿出来,结果在台式机上成功的两个案例,在新的笔记本上又嗝屁了。重新安装对应正确的JLINK版本,就能在keil中看到对应的器件。什么添加环境变量之类的帖子,都没用。找了不少,还是这个靠谱。

2024-02-17 20:51:34 971

原创 matplot画3D图的时候报错

使用matplot画3D图的时候,报这个错。要使用升级命令升级matplot而不是安装。

2024-02-06 15:48:41 282

原创 python pip windows换源

升级一下Pip,如果没有报错就不管,最后就可以通过pip安装对应的包了。需要记下来,不然每次都要重蹈覆辙。

2024-02-06 15:35:09 340

原创 重新安装pytharm

3,找到bin目录下的pycharm.exe.vmoptions和pycharm64.exe.vmoptions,用记事本打开,在最后一行添加。链接:https://pan.baidu.com/s/1XSeb87b6E95_7ROsxK_hKQ。"licenseRestriction":"描述信息,随便填",假期开始,除了科目题之外,没板子,只能做点应用级的东西。"assigneeEmail":"邮箱,随便填","licenseeName":"随便填","assigneeName":"随便填",

2024-02-06 14:28:48 836

原创 vivado jesd204核综合错误

进网表查看了这个cell貌似综合的时候没连上,但是跟AXI相关的本来就没打算用,最后勉为其难地加上了信号声明,还是反复报这些问题,网上搜索message太长导致结果较少,最后找到一个有用的。但是我没有复用该核,中间还专门改了例化的名字用于区分,还有种可能是之前例化生产的残余网表文件。解决办法是重新生成一下204IP,并且需要使用global方式。无论如何,改为global之后,综合过了。用204核的时候老是报如下错误。

2024-02-02 23:24:31 808

testbench写法说明.docx

testbench写法说明.docx

2025-12-30

【嵌入式开发】基于PetaLinux的Zynq平台环境构建与配置:从Ubuntu虚拟机搭建到SD卡镜像烧写的完整流程设计

内容概要:本文详细介绍了PetaLinux开发环境的搭建与嵌入式工程的构建流程,涵盖Ubuntu操作系统与PetaLinux、Vivado版本的对应关系,虚拟机中Ubuntu系统的配置,包括VMware Tools安装与共享文件夹设置;接着说明了PetaLinux所需依赖包的安装、PetaLinux工具的安装路径设置、环境变量配置及shell从bash切换至dash的操作。随后,文章逐步指导用户创建PetaLinux工程、导入FPGA硬件设计文件(HDF/XSA)、配置系统内核与根文件系统,并完成系统编译与启动镜像生成,最后介绍如何烧录镜像至SD卡并通过串口验证运行状态。; 适合人群:具备嵌入式Linux基础知识,熟悉ZYNQ系列FPGA开发,有一定Linux操作经验的工程师或开发者;适用于从事Xilinx平台嵌入式系统开发的技术人员; 使用场景及目标:①用于在Xilinx Zynq平台上构建定制化嵌入式Linux系统;②指导开发者完成从环境搭建到镜像生成的完整开发流程;③支持软硬件协同开发,实现Linux系统与FPGA逻辑的集成; 阅读建议:建议按照文档步骤顺序操作,注意版本匹配与环境配置细节,确保每一步执行无误后再进行下一步,同时建议在实际开发环境中边操作边验证,以提高效率并及时排查问题。

2025-12-28

pi-dashboard-master

pi-dashboard-master

2023-07-13

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除