PCB
cajeptw
EE、FPGA、DSP
展开
-
2021-09-30
candencea安装问题1、运行“LicGen.bat”生成lisencew文件时必须要等lisence.lic生成之后,查看lisence.lic文件大小非零,再关闭cmd窗口!!!2、用notepad打开新生成的lisence.lic,修改hostname为本地计算机的名字,则运行License client configuration Unility,5280@之后已经是本地主机名,点下一步(next),若有报错属正常,忽略即可!...原创 2021-09-30 16:32:59 · 245 阅读 · 0 评论 -
PCB vias
1、引脚焊盘出线不能太短,否则出线容易和焊盘出现锐角;也不能过长,Stub会影响信号阻抗的连续一致性,特别是高频高速或是模拟小信号;2、电源输入主干网络换层过孔至少两个以上,电源铺铜、过孔的数量、大小不仅要考虑过流能力,更主要的是要保证电源平面的低阻抗,过孔大小、数量产生的寄生参数(串联电感,并联到GND的电容)、散热效果、EMC辐射、电流的均匀性等!!! 过孔载流能力: (1)、12...转载 2018-08-24 22:50:26 · 1705 阅读 · 0 评论 -
PCB layout
PCB走线的参考平面在哪? 此博文包含图片 (2016-07-20 11:22:33)转载▼ 标签: pcb 电路板 走线的参考平面在哪? 很多人对于PCB走线的参考平面感到迷惑,经常有人问:对于内层走线,如果走线一侧是VCC,另一侧是GND,那么哪个是参考平面? 要弄清楚这个问题,必须对了解传输线的概念。我们知道,必须使用传输线来分析PCB上的信号传输,才能解释高速电路中出现的各种...转载 2018-08-21 19:51:47 · 2614 阅读 · 0 评论 -
EDA SW
Cadence和Mentorhttp://www.linelayout.com/bbs/html/2011630/7671.htm转载 2018-08-28 17:26:16 · 264 阅读 · 0 评论 -
PCB设计走线时注意事项
PCB设计走线时注意事项总结如下: 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。1.3 高速数字信号走线尽量短。1.4 敏感模拟信号走线尽量短。1.5 合理分配电源和地。1.6 DGND、AGND、实地分开。1.7 电源及临界信号走线使用宽线。1.8 数字电路放置於并行总...转载 2018-08-20 19:01:52 · 1606 阅读 · 0 评论 -
Layout_check
1、导入DXF前需要将EE内的单位设置与结构框图的一致,一般DXF中默认为mm ,所以需要将EE也设置为mm: EE 软件: setup/set Parameters/Gerneral/Display units :Design units为Milimeters,其下方Vp设置为Meters/s 并且在导入DXF时注意将显示的单位Units选成和EE一致的:in/mm...原创 2018-08-12 10:25:28 · 554 阅读 · 0 评论