- 博客(6)
- 收藏
- 关注
RSS订阅原创 rosdep update timeout
参考https://blog.csdn.net/leida_wt/article/details/115120940?utm_medium=distribute.pc_relevant.none-task-blog-baidujs_baidulandingword-0&spm=1001.2101.3001.4242 这篇博客还需要在：在/usr/lib/python2.7/dist-packages/rosdep2/gbpdistro_support.py 第204行添加如下代码gbpdis
2021-05-20 00:24:28
87
原创 SPACEMACS 配置
最近沉迷EMACS，主要还是因为EMACS有verilog-mode的自动补全，对于频繁修改模块的接口定义来讲，C-c C-a就可以把各种AUTO***的部分进行补全实在是太方便了。都说EMACS是一款操作系统，所以就花了一个星期折腾了一下。1、 EMACS的安装EMACS是跨平台的，在windows\linux\darwin系统上都有非常方便的安装方式，CSDN里一大堆安装教程，我使用的...
2020-04-30 21:22:19
729
1原创 iverilog -- ivlpp 词法与语法分析解读
ivlpp是一个独立的程序，主要完成文件的预处理，包括 `define和 `include 情形首先看一下 词法分析，源文件在ivlpp/lexor.lex第一部分（第一行到%%部分）是说明部分，首先是用%{ ... ... %}包含的部分，这里的内容是C 语言程序，在使用flex编译后会原样的搬到lexor.c中，这部分暂时先跳过在说明部分的第二部分是对起始状态，排他状态、词法的声明...
2020-04-15 22:40:56
1535
原创 iverilog 总览
在iverilog项目中，对iverilog的工作流程进行了介绍，主要分为3大部分1、编译编译就是从接收命令行参数开始，到预处理（verilog宏展开，文件include，条件编译），Verilog语法解析（关键字识别、语法解析），最后转换成内部的数据结构（就是用各种class、结构体，如module、net、scope、generate、statement、expression等）的过程...
2020-04-12 22:45:31
3736
原创 iverilog Makefile 阅读
读一波iverilog的makefile，理清项目结构## This source code is free software; you can redistribute it# and/or modify it in source code form under the terms of the GNU# Library General Public License...
2020-04-09 22:50:36
1305
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人